[发明专利]非易失性存储器装置、包括其的存储器系统和固态驱动器有效
| 申请号： | 201810043414.0 | 申请日： | 2018-01-17 |
| 公开（公告）号： | CN108335714B | 公开（公告）日： | 2023-05-16 |
| 发明（设计）人： | 朴志胤;朴贤郁 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C16/08 | 分类号： | G11C16/08;G11C16/10 |
| 代理公司： | 北京天昊联合知识产权代理有限公司 11112 | 代理人： | 张帆;张青 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了非易失性存储器装置、包括其的存储器系统和固态驱动器。所述非易失性存储器装置包括控制逻辑和存储器单元阵列。存储器单元阵列包括第一平面和第二平面。控制逻辑被构造为：在第一平面上执行第一子操作；在第二平面上执行第二子操作；将第二子操作延迟参考时间那么长，以使得第一子操作的一些部分不与第二子操作重叠；以及可变地控制参考时间。 | ||
| 搜索关键词： | 非易失性存储器 装置 包括 存储器 系统 固态 驱动器 | ||
【主权项】：
1.一种非易失性存储器装置，包括：存储器单元阵列，其包括第一平面和第二平面；以及控制逻辑电路，其被构造为在所述第一平面上执行第一子操作，并且在所述第二平面上执行第二子操作，其中，所述控制逻辑电路还被构造为根据参考时间来控制所述第二子操作的执行的延迟，以使得所述第一子操作的特定部分的执行不与所述第二子操作的执行重叠，并且所述控制逻辑电路被构造为改变所述参考时间，以增加或减少对所述第二子操作的执行的延迟，其中，所述第一子操作的所述特定部分指示其中发生电源噪声的噪声部分，并且其中，所述第二子操作指示受所述电源噪声影响的牺牲部分的操作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810043414.0/，转载请声明来源钻瓜专利网。
- 上一篇：半导体存储器装置及其操作方法
- 下一篇：非易失性存储器件及其操作方法
