[发明专利]半导体元件的精细岛状图案形成方法有效
| 申请号： | 201711460589.3 | 申请日： | 2017-12-28 |
| 公开（公告）号： | CN109427556B | 公开（公告）日： | 2020-10-02 |
| 发明（设计）人： | 施信益;施江林;林智清 | 申请（专利权）人： | 南亚科技股份有限公司 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027 |
| 代理公司： | 北京中誉威圣知识产权代理有限公司 11279 | 代理人： | 席勇;周勇 |
| 地址： | 中国台湾新*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种半导体元件的精细岛状图案形成方法，其包含：在基板上的硬遮罩层上形成第一遮罩柱；形成上缓冲遮罩层至硬遮罩层上以覆盖第一遮罩柱；对上缓冲遮罩层图案化岛状物；分离每个岛状物为次岛状物；蚀刻上缓冲遮罩层以在硬遮罩层上形成第二遮罩柱；蚀刻硬遮罩层由第一遮罩柱与第二遮罩柱所暴露的暴露部位，直到基板的部位被蚀刻；以及移除第一遮罩柱、第二遮罩柱以及硬遮罩层的残留部位。因此，本发明的半导体元件的精细岛状图案形成方法能够有效地形成线宽或直径小于微影工艺最小解析度的精细岛状图案。 | ||
| 搜索关键词： | 半导体 元件 精细 图案 形成 方法 | ||
【主权项】：
1.一种半导体元件的精细岛状图案形成方法，其特征在于，包含：在基板上的硬遮罩层上形成多个第一遮罩柱；形成上缓冲遮罩层至所述硬遮罩层上方以覆盖所述多个第一遮罩柱；对所述上缓冲遮罩层图案化多个岛状物；分离每个所述岛状物为多个次岛状物；蚀刻所述上缓冲遮罩层以在所述硬遮罩层上形成多个第二遮罩柱；蚀刻所述硬遮罩层由所述多个第一遮罩柱与所述多个第二遮罩柱所暴露的暴露部位，直到所述基板的部位被蚀刻；以及移除所述多个第一遮罩柱、所述多个第二遮罩柱以及所述硬遮罩层的残留部位。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南亚科技股份有限公司，未经南亚科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711460589.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种化学溶液和形成半导体器件的方法
- 下一篇：进行光刻制程的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
