[发明专利]一种利用低压器件实现耐高压的高速IO电路有效

专利信息
申请号: 201711249090.8 申请日: 2017-12-01
公开(公告)号: CN107786195B 公开(公告)日: 2021-04-13
发明(设计)人: 严智 申请(专利权)人: 珠海亿智电子科技有限公司
主分类号: H03K19/003 分类号: H03K19/003;H03K19/0185
代理公司: 广州嘉权专利商标事务所有限公司 44205 代理人: 俞梁清
地址: 519080 广东省珠海市高*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种利用1.8V耐压CMOS器件实现的耐5V高速IO电路,包括:耐压保护单元U1、ESD保护管M1与M2、ESD保护电阻R1与R2。所述IO电路在正常工作时,电路输入输出信号摆幅可以达到3.3V。该IO电路在PAD短接到5V的情况下,耐压保护单元能够保护M1与M2不会产生耐压问题,同时不会将电流引入到3.3V电源上,避免将3.3V电源拉高。IO电路的电容非常小,以保证该电路在GHz的频率上仍能保持正常工作。IO电路依然保持传统IO电路的ESD泄放路径,与传统的IO电路相比,本发明的电路利用1.8V耐压器件并能工作在3.3V电源电压下,具有一般IO所不具有的大摆幅、高速、耐高压性能,而且能够在28nm等缺乏3.3V耐压器件的先进工艺制程下实现,具有灵活广泛的应用。
搜索关键词: 一种 利用 低压 器件 实现 高压 高速 io 电路
【主权项】:
一种利用1.8V耐压CMOS器件实现的耐5V高速IO电路,包括:耐压保护单元U1、ESD保护管M1与M2、ESD保护电阻R1与R2;具体的连接关系如下:耐压保护单元上端接M1的漏极,下端接M2的漏极,左端接高速接口内部电路,右端接PAD;ESD保护管M1的源极接电路电源vdd,漏极接耐压保护单元U1的上端,栅极连接到ESD保护电阻R1的一端;ESD保护管M2的源极接电路地gnd,漏极接耐压保护单元U1的下端,栅极连接到ESD保护电阻R2的一端;ESD保护电阻R1的一端连接到M1的栅极,而另外一端连接到电源电压vdd上;ESD保护电阻R2的一端连接到M2的栅极,而另外一端连接到地gnd上。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于珠海亿智电子科技有限公司,未经珠海亿智电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201711249090.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top