[发明专利]一种外部PMOS触发SCR-LDMOS结构的ESD防护器件

摘要

本发明涉及一种外部PMOS触发SCR‑LDMOS结构的ESD防护器件，新SCR‑LMMOS结构在正向ESD脉冲作用下，一方面，利用PMOS触发电压低的优点，新结构用PMOS取代常规SCR‑LDMOS中的PN结反向击穿的触发机制，降低器件的触发电压；另一方面由外部PMOS触发SCR‑LDMOS的结构中存在新寄生晶体管可以箝拉器件内部电压，抑制器件内部的正反馈机制，提高器件的维持电压；同时新结构中存在两条ESD电流泄放通道，使得器件的电流泄放能力提高。

主权项

一种外部PMOS触发SCR‑LDMOS结构的ESD防护器件，其特征在于：包括P衬底（10）、薄埋氧化层（11）、N型外延层（12）、N型缓冲区（13）、P型体区（14）、第一N+注入区（15）、第一P+注入区（16）、第二P+注入区（17）、第二N+注入区（18）、第三P+注入区（19）、第三N+注入区（20）、第四P+注入区（21）、第一场氧隔离区（22）、第二场氧隔离区（23）、第三场氧隔离区（24）、第四场氧隔离区（25）、第一多晶硅栅（26）、第一薄栅氧化层（28）、第二多晶硅栅（27）、第二薄栅氧化层（29）；其中，第一多晶硅栅（26）的两侧间距离与第一薄栅氧化层（28）的两侧间距离彼此相等，第一多晶硅栅（26）覆盖设置于第一薄栅氧化层（28）上表面上，第一多晶硅栅（26）的两侧分别与第一薄栅氧化层（28）的两侧相对应；薄埋氧化层（11）设置于P衬底（10）的上表面上，N型外延层（12）设置于薄埋氧化层（11）的上表面上；N型缓冲区（13）、P型体区（14）内嵌设置于N型外延层（12）的上表面，N型缓冲区（13）的上表面、P型体区（14）的上表面均与N型外延层（12）的上表面相平齐，且P型体区（14）的其中一侧边缘对接N型外延层（12）的其中一侧边缘；定义N型外延层（12）上表面上对接P型体区（14）其中一侧边缘的边缘为终止边，以及定义N型外延层（12）上与终止边相对的另一条边为起始边；N型外延层（12）上表面上、自起始边向终止边方向，依次相邻设置第一场氧隔离区（22）、第一N+注入区（15）、第一P+注入区（16）、第一薄栅氧化层（28）、第二P+注入区（17）、第二场氧隔离区（23）、第二N+注入区（18）、第三P+注入区（19）、第三场氧隔离区（24）、第二薄栅氧化层（29）、第三N+注入区（20）、第四场氧隔离区（25）、第四P+注入区（21）；其中，第一场氧隔离区（22）的其中一侧与N型外延层（12）上表面上起始边相对，第一场氧隔离区（22）上相对的另一侧与第一N+注入区（15）的其中一侧相对接，第一N+注入区（15）上相对的另一侧与第一P+注入区（16）的其中一侧相对接，第一P+注入区（16）上相对的另一侧与第一薄栅氧化层（28）的其中一侧相对接，第一薄栅氧化层（28）上相对的另一侧与第二P+注入区（17）的其中一侧相对接，第二P+注入区（17）上相对的另一侧与第二场氧隔离区（23）的其中一侧相对接，第二场氧隔离区（23）上相对的另一侧与第二N+注入区（18）的其中一侧相对接，第二N+注入区（18）上相对的另一侧与第三P+注入区（19）的其中一侧相对接，第三P+注入区（19）上相对的另一侧与第三场氧隔离区（24）的其中一侧相对接；第三场氧隔离区（24）上相对的另一侧与第二薄栅氧化层（29）的其中一侧相对接，第二薄栅氧化层（29）上相对的另一侧与第三N+注入区（20）的其中一侧相对接，第二多晶硅栅（27）的两侧间距离大于第二薄栅氧化层（29）的两侧间距离，第二多晶硅栅（27）覆盖设置于第二薄栅氧化层（29）的上表面上，且第二薄栅氧化层（29）上相对的另一侧与第二多晶硅栅（27）的其中一侧相对应，第二多晶硅栅（27）上相对的另一侧位于第三场氧隔离区（24）的上表面上；第三N+注入区（20）上相对的另一侧与第四场氧隔离区（25）的其中一侧相对接，第四场氧隔离区（25）上相对的另一侧与第四P+注入区（21）的其中一侧相对接，第四P+注入区（21）上相对的另一侧与N型外延层（12）终止边相对接；并且第一场氧隔离区（22）、第一N+注入区（15）、第一P+注入区（16）、第一薄栅氧化层（28）、第二P+注入区（17）、第二场氧隔离区（23）、第三场氧隔离区（24）分别位于N型外延层（12）的上表面上；第二N+注入区（18）和第三P+注入区（19）分别位于N型缓冲区（13）上表面上；第二薄栅氧化层（29）、第三N+注入区（20）、第四场氧隔离区（25）、第四P+注入区（21）分别位于P型体区（14）上表面上；第一N+注入区（15）、第一P+注入区（16）、第一多晶硅栅（26）、第二N+注入区（18）、第三P+注入区（19）五者相连接，且由五者共同连接点构成金属阳极（40）；第二P+注入区（17）、第四P+注入区（21）两者相连接，且由两者共同连接点构成电极（42）；第二多晶硅栅（27）、第三N+注入区（20）、第四P+注入区（21）三者相连接，且由三者共同连接点构成金属阴极（44）；第一N+注入区（15）、第一P+注入区（16）、第一多晶硅栅（26）、第一薄栅氧化层（28）、第二P+注入区（17）组合构成PMOS结构；第二N+注入区（18）、第三P+注入区（19）、第三场氧隔离区（24）、第二多晶硅栅（27）、第二薄栅氧化层（29）、第三N+注入区（20）、第四场氧隔离区（25）、第四P+注入区（21）组合构成SCR‑LDMOS结构；由第三P+注入区（19）、N型缓冲区（13）、N型外延层（12）、P型体区（14）、第三N+注入区（20）组成PNPN结构的ESD电流泄放通道；由第二P+注入区（17）、N型外延层（12）、N型缓冲区（13）、第二N+注入区（18）、第三P+注入区（19）组成PNP结构的ESD泄放通道。