[发明专利]集成电路及其形成方法有效
| 申请号： | 201710727712.7 | 申请日： | 2017-08-23 |
| 公开（公告）号： | CN108122827B | 公开（公告）日： | 2021-04-06 |
| 发明（设计）人： | 谢佾苍;赵家忻;邱意为;许立德;夏英庭 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/8234;H01L23/528;H01L27/088 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种方法包括在底部层间电介质中形成底部源极/漏极接触插塞。底部源极/漏极接触插塞连接至晶体管的源极/漏极区。该方法还包括在底部源极/漏极接触插塞上面形成层间电介质。在层间电介质中形成源极/漏极接触开口，其中通过源极/漏极接触开口暴露底部源极/漏极接触插塞。介电间隔件层形成为具有延伸到源极/漏极接触开口中的第一部分和位于层间电介质上方的第二部分。对介电间隔件层实施各向异性蚀刻，并且介电间隔件层的剩余垂直部分形成源极/漏极接触间隔件。填充源极/漏极接触开口的剩余部分以形成上部源极/漏极接触插塞。本发明的实施例还涉及集成电路及其形成方法。 | ||
| 搜索关键词： | 集成电路 及其 形成 方法 | ||
【主权项】：
一种形成集成电路的方法，包括：在底部层间电介质中形成底部源极/漏极接触插塞，其中，所述底部源极/漏极接触插塞电连接至晶体管的源极/漏极区；在所述底部源极/漏极接触插塞上面形成第一层间电介质；在所述第一层间电介质中形成第一源极/漏极接触开口，其中，通过所述第一源极/漏极接触开口暴露所述底部源极/漏极接触插塞；形成第一介电间隔件层，其中，所述第一介电间隔件层包括延伸到所述第一源极/漏极接触开口中的第一部分和位于所述第一层间电介质上方的第二部分；对所述第一介电间隔件层实施各向异性蚀刻，其中，所述第一介电间隔件层的剩余垂直部分形成第一源极/漏极接触间隔件；以及填充所述第一源极/漏极接触开口的剩余部分以形成第一源极/漏极接触插塞。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710727712.7/，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置与制造半导体装置的方法
- 下一篇：集成电路结构及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
