[发明专利]用于在集成电路中的互连线及相关连续性区块形成图案的方法有效
| 申请号： | 201710172771.2 | 申请日： | 2017-03-22 |
| 公开（公告）号： | CN107393866B | 公开（公告）日： | 2020-12-29 |
| 发明（设计）人： | 杰森·伊葛尼·史蒂芬斯;古拉梅·伯奇;金炳烨;克雷格·麦可·小查尔德 | 申请（专利权）人： | 格罗方德半导体公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 北京戈程知识产权代理有限公司 11314 | 代理人： | 程伟;王锦阳 |
| 地址： | 英属开曼群*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于在集成电路中的互连线及相关连续性区块形成图案的方法，包括提供在蚀刻掩模层上方布置具有心轴层的结构，该蚀刻掩模层布置于图案层上方，且该图案层布置于介电质堆叠上方。在该心轴层中图型化心轴阵列。在该阵列的心轴中完全选择性蚀刻贝塔沟槽，该贝塔沟槽套叠该图案层的贝塔阻隔掩模部。在该蚀刻掩模层中完全选择性蚀刻伽马沟槽，该伽马沟槽套叠该图案层的伽马阻隔掩模部。选择性蚀刻该结构以在该图案层中形成图案，该图案包括该伽马与贝塔阻隔掩模部。 | ||
| 搜索关键词： | 用于 集成电路 中的 互连 相关 连续性 区块 形成 图案 方法 | ||
【主权项】：
一种方法，其包含：提供在蚀刻掩模层上方布置具有心轴层的结构，该蚀刻掩模层布置于图案层上方，且该图案层布置于介电质堆叠上方；在该心轴层中图型化心轴阵列；在该阵列的心轴中完全选择性蚀刻贝塔沟槽，该贝塔沟槽套叠该图案层的贝塔阻隔掩模部；在该蚀刻掩模层中完全选择性蚀刻伽马沟槽，该伽马沟槽套叠该图案层的伽马阻隔掩模部；以及选择性蚀刻该结构以在该图案层中形成图案，该图案包括该伽马与贝塔阻隔掩模部。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于格罗方德半导体公司，未经格罗方德半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710172771.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
