[发明专利]封装基板的操作方法在审
| 申请号： | 201710168600.2 | 申请日： | 2017-03-21 |
| 公开（公告）号： | CN107225700A | 公开（公告）日： | 2017-10-03 |
| 发明（设计）人： | 石井茂;马桥隆之 | 申请（专利权）人： | 株式会社迪思科 |
| 主分类号： | B28D5/00 | 分类号： | B28D5/00;B28D7/00;B28D7/04;H01L21/67;H01L21/673 |
| 代理公司： | 北京三友知识产权代理有限公司11127 | 代理人： | 李辉,于靖帅 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种封装基板的操作方法，缩短将单片化后的芯片收纳在收纳托盘中的收纳时间，并且抑制实施后续处理的处理装置的大型化。将数倍于能够收纳在收纳托盘(50)中的标准尺寸的封装基板(W)分割成各个芯片(C)并分到多个收纳托盘中进行收纳的封装基板的操作方法构成为具有如下的步骤沿着分割预定线对封装基板进行分割而分割成多个芯片的步骤；利用芯片移送垫(45)对封装基板的分割后的全部芯片中的能够收纳在收纳托盘中的个数的芯片统一地进行吸引保持并收纳在收纳托盘中的步骤；以及对收纳有多个芯片的收纳托盘进行搬送的步骤。 | ||
| 搜索关键词： | 封装 操作方法 | ||
【主权项】：
一种封装基板的操作方法，将形成有多条分割预定线的封装基板分割成多个芯片并收纳在具有规定的外形的收纳托盘中，该收纳托盘具备芯片收纳部和配设在该芯片收纳部中的粘结件，该封装基板的操作方法的特征在于，具有如下的步骤：分割步骤，沿着该分割预定线将尺寸比该收纳托盘的该规定的外形大的该封装基板分割成多个芯片；统一粘接步骤，在实施了该分割步骤之后，将该封装基板的全部芯片中的能够收纳在该芯片收纳部中的个数的芯片吸引保持在尺寸与该芯片收纳部对应的芯片移送垫上，并按压在该芯片收纳部的该粘结件的粘结面上，从而将一部分的多个芯片统一粘接在该粘结面上；以及搬送步骤，在实施了该统一粘接步骤之后，对在该芯片收纳部内粘接有该一部分的多个芯片的该收纳托盘进行搬送。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社迪思科，未经株式会社迪思科许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710168600.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种气缸推动式陶瓷简易切割装置及其工作方法
- 下一篇：一种紧固工装系统
