[发明专利]一种UART扩展芯片及实现方法在审

专利信息
申请号: 201710167965.3 申请日: 2017-03-21
公开(公告)号: CN106951381A 公开(公告)日: 2017-07-14
发明(设计)人: 赵广宇 申请(专利权)人: 成都为开微电子有限公司
主分类号: G06F13/38 分类号: G06F13/38;G06F13/40;G06F13/42
代理公司: 暂无信息 代理人: 暂无信息
地址: 610041 四川*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种UART扩展芯片及实现方法,包括总线接口、主接口控制器、数据转换器、内部总线、模式控制接口、GPIO控制逻辑、时钟发生器、寄存器管理器、子串口收发器、子串口控制器和中断控制器,其特征在于所述主接口转换逻辑包括SPI控制逻辑、I2C控制逻辑、串口收发逻辑和并口总线控制逻辑,所述子串口收发器包括发送FIFO、接收FIFO、串口发送逻辑、串口接收逻辑和波特率发生器,所述子串口控制器包括子串口控制逻辑、子串口FIFO控制逻辑、485控制逻辑、流量控制逻辑、子串口控制逻辑。所述总线接口通常连接到嵌入式微处理器的SPI总线接口、I2C总线接口、串口、并口总线,在模式接口的控制下,把上述4中接口转换为1到4个串口,同时在非并口总线模式下,也能转换为8位GPIO。转换后的串口称为子串口,每个子串口都有大容量的FIFO,每个子串口都能实现流量控制,485控制等。
搜索关键词: 一种 uart 扩展 芯片 实现 方法
【主权项】:
一种多总线转换芯片,包括:总线接口、主接口控制器、数据转换器、内部总线、模式控制接口、GPIO控制逻辑、时钟发生器、子串口收发器、子串口控制器和中断控制器;其特征在于:所述主接口转换逻辑包括SPI控制逻辑、I2C控制逻辑、串口收发逻辑和并口总线控制逻辑,所述子串口收发器包括256Byte发送FIFO、256Byte接收FIFO、串口发送逻辑、串口接收逻辑和波特率发生器,所述子串口控制器包括子串口控制逻辑、子串口FIFO控制逻辑、485控制逻辑、流量控制逻辑、子串口控制逻辑;所述总线接口通常连接到嵌入式微处理器的SPI总线接口、I2C总线接口、串口、并口总线,在模式接口的控制下,把上述4中接口转换为1到4个串口,同时在非并口总线模式下,也能转换为8位GPIO。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都为开微电子有限公司,未经成都为开微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710167965.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top