[发明专利]基于域存储的算法执行方法在审
| 申请号： | 201611186502.3 | 申请日： | 2016-12-20 |
| 公开（公告）号： | CN106815046A | 公开（公告）日： | 2017-06-09 |
| 发明（设计）人： | 王嵚峰;王冬 | 申请（专利权）人： | 中核控制系统工程有限公司 |
| 主分类号： | G06F9/445 | 分类号： | G06F9/445;G06F11/10 |
| 代理公司： | 核工业专利中心11007 | 代理人： | 任超 |
| 地址： | 100176 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于域存储的算法执行方法，具有可靠性高、算法执行效率高等特点，包含以下步骤(1)算法执行器启动前进行初始化工作，等待算法执行开始的触发信号；(2)刷新输入数据到双口RAM内，包括输入缓冲区数据、参数变量数据，刷新完成后将输入数据搬运到内部存储器当中；(3)执行算法组态代码，算法模块库包含浮点计算器；(4)刷新输出数据，将输出数据从内部存储器搬运到双口RAM内；(5)计算输出数据的CRC，将CRC值写入双口RAM内。本发明的显著效果在于采用FPGA芯片实现算法组态功能，运算速度快、运行可靠性高。 | ||
| 搜索关键词： | 基于 存储 算法 执行 方法 | ||
【主权项】：
一种基于域存储的算法执行方法，所有过程均在FPGA内部实现，其特征在于：包含以下步骤：第一步：算法执行器启动前进行初始化工作，等待算法执行开始的触发信号；第二步：刷新输入数据到FPGA内部双口RAM内，所述输入数据包括输入缓冲区数据和参数变量数据，刷新完成后将输入数据搬运到内部存储器当中；第三步：执行算法组态代码，算法模块库包含浮点计算器；第四步：刷新输出数据，将输出数据从内部存储器搬运到FPGA内部双口RAM内；第五步：计算输出数据的CRC，将CRC值写入FPGA内部双口RAM内。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中核控制系统工程有限公司，未经中核控制系统工程有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611186502.3/，转载请声明来源钻瓜专利网。
- 上一篇：数据版本更新的方法
- 下一篇：一种应用的设置方法和装置
