[发明专利]基于域存储的算法执行方法

说明书

技术领域

本发明涉及工业级控制系统中的组态功能领域，具体涉及一种基于域存储的算法执行方法。

背景技术

数字化仪控系统控制着核电站300多个系统近万套设备，是核电站的控制中枢，核电站数字化仪控系统由于安全性、可靠性要求极高，是核电装备国产化最重要、最困难的部分。

组态算法的执行是DCS实现组态功能的重要组成部分，具有运算数据量大、逻辑功能复杂、算法种类多等特点，包含逻辑运算、浮点数学运算、时间运算等基础运算，以及工程应用类如PID控制、RTD温度计算等复杂运算，是DCS系统中的核心部分。

目前组态算法的实现主要分为两种：

第一种为基于嵌入式软件的实现方式，工程师站完成图形化的组态编程后，下装到控制器模块内，受限于控制器芯片如ARM、PowerPC等，每次只能执行组态的一个算法块，算法执行效率低，每周期运算时间不确定等诸多缺点。

第二种为基于FPGA的实现方式，根据不同的工程应用领域，进行不同算法组态程序编写后烧写到FPGA芯片当中。但是每次针对不同的应用需要烧写不同的程序，并且DCS系统的代码验证工作流程复杂且时间较长，增加不必要的工作量。

发明内容

本发明的目的在于提供一种基于域存储的算法执行方法，具有可靠性高、算法执行效率高、应用灵活等特点，克服了传统DCS系统算法执行过程中的缺点，可完成复杂的组态功能计算，提高DCS系统的响应速度。

本发明的技术方案如下：

一种基于域存储的算法执行方法，所有过程均在FPGA内部实现，包含以下步骤：

第一步：算法执行器启动前进行初始化工作，等待算法执行开始的触发信号；

第二步：刷新输入数据到FPGA内部双口RAM内，包括输入缓冲区数据、参数变量数据，刷新完成后将输入数据搬运到内部存储器当中；

第三步：执行算法组态代码，算法模块库包含浮点计算器；

第四步：刷新输出数据，将输出数据从内部存储器搬运到FPGA内部双口RAM内；

第五步：计算输出数据的CRC，将CRC值写入FPGA内部双口RAM内。

第一步中所述的初始化工作包括检查数据区各部分数据的一致性，伪代码下装。

第三步中所述的浮点计算器包含2-4个浮点计算单元。

第三步中所述的执行算法组态代码的具体方式为：

当某一算法模块被调用，算法执行器将必要的数据写入寄存器，将系统总线的读写权及算法模块库内部总线的读写权赋予该算法模块，然后启动该算法模块；该算法模块根据寄存器当中的数据进行运算，若需要浮点计算，通过浮点计算单元总线调用上述的浮点计算器。

本发明的显著效果在于：

(1)采用FPGA芯片实现算法组态功能，运算速度快、运行可靠性高。

(2)算法组态可以在线配置，无需重新下载FPGA，灵活性高。

(3)伪代码、各个数据缓冲区均保存在不同的存储域当中，通过算法执行器的调度，实现伪代码与算法库的链接，完成算法组态功能。

附图说明

图1为本发明所述的基于域存储的算法执行方法的流程图。

具体实施方式

下面结合附图及具体实施例对本发明所述的基于域存储的算法执行方法作进一步详细说明。

如图1所示，一种基于域存储的算法执行方法，包含以下步骤：

第一步：算法执行器启动前进行一系列初始化工作，包括检查数据区各部分的数据一致性，伪代码下装；执行完成上述步骤后，等待算法执行开始的触发信号；

第二步：刷新输入数据到FPGA内部双口RAM内，包括输入缓冲区数据、参数变量数据，刷新完成后将输入数据搬运到内部存储器当中；

第三步：执行算法组态代码，算法模块库包含浮点计算器，所述的浮点计算器包含2-4个浮点计算单元；

当某一算法模块被调用，算法执行器将必要的数据写入寄存器，将系统总线的读写权及算法模块库内部总线的读写权赋予该算法模块，然后启动该算法模块；该算法模块根据寄存器当中的数据进行运算，若需要浮点计算，通过浮点计算单元总线调用上述的浮点计算器。

第四步：刷新输出数据，将输出数据从内部存储器搬运到FPGA内部双口RAM内；

第五步：计算输出数据的CRC，将CRC值写入FPGA内部双口RAM内，该周期执行完成。