[发明专利]一种多边形填充的硬件加速电路

摘要

本发明属于图形产生技术领域，涉及一种多边形填充的硬件加速电路。所述多边形填充硬件加速电路包括DSP数字信号处理器、FPGA可编程逻辑器件、第一帧存和第二帧存器件。其中，FPGA可编程逻辑器件包括帧存控制器、标记数据寄存器、颜色数据寄存器、状态机、时序模块。帧存控制器与DSP数字信号处理器、第一帧存、第二帧存、时序模块、状态机、标记数据寄存器、颜色数据寄存器相连；时序模块、标记数据寄存器和颜色数据寄存器同时还与状态机相连。本发明多边形填充硬件加速电路可以显著提高多边形填充效率，降低软件算法负担，从而提高整幅画面生成效率。

主权项

一种多边形填充的硬件加速电路，其特征在于，所述电路包括：DSP数字信号处理器(1)、FPGA可编程逻辑器件(2)、第一帧存(8)和第二帧存(9)；FPGA可编程逻辑器件(2)包括帧存控制器(3)、时序模块(4)、状态机(5)、标记数据寄存器(6)、颜色数据寄存器(7)；其中，帧存控制器(3)分别与DSP数字信号处理器(1)、第一帧存(8)、第二帧存(9)、时序模块(4)、状态机(5)、标记数据寄存器(6)、颜色数据寄存器(7)相连；时序模块(4)、标记数据寄存器(6)、颜色数据寄存器(7)同时还分别与状态机(5)相连；所述DSP数字信号处理器(1)通过帧存控制器(3)将像素数据写入第一帧存(8)或第二帧存(9)，写入的数据是包含了像素颜色信息和标记信息的综合数据；所述的DSP数字信号处理器(1)和所述的FPGA可编程逻辑器件(2)经由帧存控制器(3)对第一帧存(8)和第二帧存(9)采取乒乓操作方式，并以时序模块(4)所发出的场同步信号为周期进行交替切换；所述的FPGA可编程逻辑器件(2)对第一帧存(8)或第二帧存(9)操作期间，按照屏幕扫描顺序，对像素数据进行逐点逐行处理，对每一个地址内的像素数据的处理包括读取和写入两种操作，并且在一个像素时钟周期内外完成；所述的FPGA可编程逻辑器件(2)在对第一帧存(8)或第二帧存(9)的每一个地址单元操作分两步进行，第一步为读取操作，将帧存中的像素颜色数据读出显示；第二步为写入操作，在同一帧存地址上写入经过处理的颜色数据信息；所述的FPGA可编程逻辑器件(2)在读取第一帧存(8)或第二帧存(9)中的像素数据时，对读出的像素数据中包含的颜色信息由颜色数据寄存器(7)进行寄存处理，对读出的标记信息由标记数据寄存器(6)进行寄存处理；所述的标记数据寄存器(6)将像素标记信息发送至状态机(5)，颜色数据寄存器(7)将像素颜色信息发送至状态机(5)，由状态机(5)根据上一标记状态和当前标记状态信息和上一状态进行状态转移处理，同时将处理后的像素颜色信息送至帧存控制器(3)，由其写入第一帧存(8)或第二帧存(9)。