[发明专利]一种多边形填充的硬件加速电路

说明书

本发明属于图形产生技术领域，涉及一种多边形填充的硬件加速电路。所述多边形填充硬件加速电路包括DSP数字信号处理器、FPGA可编程逻辑器件、第一帧存和第二帧存器件。其中，FPGA可编程逻辑器件包括帧存控制器、标记数据寄存器、颜色数据寄存器、状态机、时序模块。帧存控制器与DSP数字信号处理器、第一帧存、第二帧存、时序模块、状态机、标记数据寄存器、颜色数据寄存器相连；时序模块、标记数据寄存器和颜色数据寄存器同时还与状态机相连。本发明多边形填充硬件加速电路可以显著提高多边形填充效率，降低软件算法负担，从而提高整幅画面生成效率。

技术领域

本发明属于图形产生技术领域，涉及一种多边形填充的硬件加速实现方法和电路。

背景技术

多边形填充是计算机图形学的一项重要研究内容，其功能是将显示器屏幕上给定多边形闭合区域内的所有像素单元都修改成指定的颜色数据。现有的多边形填充算法一般采取软件算法方法实现，如种子填充算法、扫描线填充算法、边标志填充算法等。其特征都是由软件计算出需要填充的多边形区域内的所有像素颜色数据并写入帧存。

随着技术的发展，液晶显示器的分辨率越来越高，涉及到的多边形填充需求越来越多，需要显示的画面内容也越来越复杂，这对多边形填充电路提出了更高的要求。而目前已有的软件算法实现多边形填充方法存在以下缺陷：算法复杂、多边形填充效率低、难以满足高分辨率和实时性应用需求。

发明内容

本发明的目的：提供一种易于实现、可扩展性强、效率高、硬件实现的多边形填充电路。

为了适应机载座舱液晶显示器向高分辨率、高画面复杂度发展的趋势，提出一种、高性能、易实现的多边形填充实现方案，采用DSP数字信号处理器1和FPGA可编程逻辑器件2作为主要处理器件，二者对第一帧存8和第二帧存9进行乒乓操作，由DSP数字信号处理器1将待填充的多边形边界的标记信息和颜色信息写入第一帧存8或第二帧存9，由FPGA可编程逻辑器件2按照扫描顺序逐点逐行地读取第一帧存8或第二帧存9中的像素标记和颜色信息，由状态机5对标记信息进行状态转换处理，同时对颜色数据进行处理，并将处理后的颜色数据由帧存控制器3写入第一帧存8或第二帧存9，以此实现多边形的硬件填充。

本发明的技术方案：一种多边形填充的硬件加速电路，所述电路包括：DSP数字信号处理器1、FPGA可编程逻辑器件2、第一帧存8和第二帧存9；

FPGA可编程逻辑器件2包括帧存控制器3、时序模块4、状态机5、标记数据寄存器6、颜色数据寄存器7；

其中，帧存控制器3分别与DSP数字信号处理器1、第一帧存8、第二帧存9、时序模块4、状态机5、标记数据寄存器6、颜色数据寄存器7相连；

时序模块4、标记数据寄存器6、颜色数据寄存器7同时还分别与状态机5相连；

所述DSP数字信号处理器1通过帧存控制器3将像素数据写入第一帧存8或第二帧存9，写入的数据是包含了像素颜色信息和标记信息的综合数据；

所述的DSP数字信号处理器1和所述的FPGA可编程逻辑器件2经由帧存控制器3对第一帧存8和第二帧存9采取乒乓操作方式，并以时序模块4所发出的场同步信号为周期进行交替切换；

所述的FPGA可编程逻辑器件2对第一帧存8或第二帧存9操作期间，按照屏幕扫描顺序，对像素数据进行逐点逐行处理，对每一个地址内的像素数据的处理包括读取和写入两种操作，并且在一个像素时钟周期内外完成；

所述的FPGA可编程逻辑器件2在对第一帧存8或第二帧存9的每一个地址单元操作分两步进行，第一步为读取操作，将帧存中的像素颜色数据读出显示；第二步为写入操作，在同一帧存地址上写入经过处理的颜色数据信息；