[发明专利]一种多边形填充的硬件加速电路

权利要求书

1.一种多边形填充的硬件加速电路，其特征在于，所述电路包括：DSP数字信号处理器(1)、FPGA可编程逻辑器件(2)、第一帧存(8)和第二帧存(9)；

FPGA可编程逻辑器件(2)包括帧存控制器(3)、时序模块(4)、状态机(5)、标记数据寄存器(6)、颜色数据寄存器(7)；

其中，帧存控制器(3)分别与DSP数字信号处理器(1)、第一帧存(8)、第二帧存(9)、时序模块(4)、状态机(5)、标记数据寄存器(6)、颜色数据寄存器(7)相连；

时序模块(4)、标记数据寄存器(6)、颜色数据寄存器(7)同时还分别与状态机(5)相连；

所述DSP数字信号处理器(1)通过帧存控制器(3)将像素数据写入第一帧存(8)或第二帧存(9)，写入的数据是包含了像素颜色信息和标记信息的综合数据；

所述的DSP数字信号处理器(1)和所述的FPGA可编程逻辑器件(2)经由帧存控制器(3)对第一帧存(8)和第二帧存(9)采取乒乓操作方式，并以时序模块(4)所发出的场同步信号为周期进行交替切换；

所述的FPGA可编程逻辑器件(2)对第一帧存(8)或第二帧存(9)操作期间，按照屏幕扫描顺序，对像素数据进行逐点逐行处理，对每一个地址内的像素数据的处理包括读取和写入两种操作，并且在一个像素时钟周期内完成；

所述的FPGA可编程逻辑器件(2)在对第一帧存(8)或第二帧存(9)的每一个地址单元操作分两步进行，第一步为读取操作，将帧存中的像素颜色数据读出显示；第二步为写入操作，在同一帧存地址上写入经过处理的颜色数据信息；

所述的FPGA可编程逻辑器件(2)在读取第一帧存(8)或第二帧存(9)中的像素数据时，对读出的像素数据中包含的颜色信息由颜色数据寄存器(7)进行寄存处理，对读出的标记信息由标记数据寄存器(6)进行寄存处理；

所述的状态机(5)，包含三种状态，分别为当前像素输出状态、填充状态、结束填充状态，每种状态下相应地输出处理后的像素数据；状态机(5)的初始状态为当前像素输出状态，根据标记数据寄存器(6)发出的标记信息，以像素时钟为周期进行状态转移处理；当状态机(5)处于当前像素输出状态时，如果接收到的像素标记是空标记，则状态机保持在当前像素输出状态，FPGA可编程逻辑器件(2)读出当前地址的像素颜色信息，并在该帧存地址单元回写入全零数据将其清空；如果接收到的像素标记是填充标记，则状态机(5)转换为填充状态，FPGA可编程逻辑器件(2)在读出当前地址的像素颜色信息的同时，将该颜色数据寄存，并将该颜色数据回写入当前帧存地址单元；当状态机(5)处于填充状态时，如果接收到的像素标记是空标记，则状态机保持在填充状态，FPGA可编程逻辑器件(2)输出颜色数据寄存器(7)寄存的颜色数据，并将该颜色数据回写入当前帧存地址单元；如果接收到的像素标记是结束标记，状态机(5)转换到结束填充状态，FPGA可编程逻辑器件(2)输出颜色数据寄存器(7)寄存的颜色数据，并在该帧存地址单元回写入全零数据将其清空；当状态机(5)为结束填充状态时，如果接收到的像素标记为空标记，状态机(5)转换到当前像素输出状态，FPGA可编程逻辑器件(2)读出当前地址的像素颜色信息，并在该帧存地址单元回写入全零数据将其清空；

所述的标记数据寄存器(6)将像素标记信息发送至状态机(5)，颜色数据寄存器(7)将像素颜色信息发送至状态机(5)，由状态机(5)根据上一标记状态和当前标记状态信息和上一状态进行状态转移处理，同时将处理后的像素颜色信息送至帧存控制器(3)，由其写入第一帧存(8)或第二帧存(9)。