[发明专利]与温度和电源电压弱相关的延迟电路

摘要

本发明公开了一种与温度和电源电压弱相关的延迟电路，包括依次连接的前置放大器Aau1、迟滞比较器CMP1、参考电流源、前置放大器Aau2和迟滞比较器CMP2，在迟滞比较器CMP1与延迟电路间连接一个第一电压缓冲器，在迟滞比较器CMP2的输出端连接一个第二电压缓冲器。本发明在温度和电压变化的较大的情况下，能保证延时电路的延时几乎不受影响。普通的延时电路的延迟时间都是随着工艺，电压，温度变化而有较大的变化，尤其是受温度影响较大，而本发明采用的温度系数非常小的片上电阻，很好抑制了温度的干扰。

主权项

1.一种与温度和电源电压弱相关的延迟电路，其特征在于：包括依次连接的前置放大器Aau1、迟滞比较器CMP1、参考电流源、前置放大器Aau2和迟滞比较器CMP2，在迟滞比较器CMP1与参考电流源间连接一个第一电压缓冲器，在迟滞比较器CMP2的输出端连接一个第二电压缓冲器；所述参考电流源包括偏置电流发生器，所述偏置电流发生器包括PMOS管M13、PMOS管M14、NMOS管M15、放大器Aau3和调节电阻Rtrim，所述参考电流源还包括PMOS管Md1、PMOS管Md2、NMOS管Md4和PMOS管Md3，所述PMOS管Md1的源极与电源连接，所述PMOS管Md1的漏极与PMOS管Md2的源极连接，PMOS管Md2的漏极与PMOS管Md3的源极连接，PMOS管Md3的漏极与NMOS管Md4的漏极连接，NMOS管Md4的源极接地，所述NMOS管Md1的栅极接控制信号Vbp，NMOS管Md2的栅极接参考电压Vbgr，PMOS管Md3的栅极与NMOS管Md4的栅极连接后与第一电压缓冲器的输出端连接，NMOS管Md4的漏极与前置放大器Aau1的反相输入端连接并同时经电容Cpp接地，前置放大器Aau1正相输入端连接参考电压Vbgr。