[发明专利]沟槽刻蚀方法及第一金属层制造方法有效
申请号: | 201610596506.2 | 申请日: | 2016-07-27 |
公开(公告)号: | CN106206283B | 公开(公告)日: | 2019-05-03 |
发明(设计)人: | 陈宏;曹子贵;王卉;徐涛 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/308 | 分类号: | H01L21/308;H01L21/3065;H01L21/768 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 屈蘅 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种沟槽刻蚀方法及第一金属层制造方法,在所述沟槽刻蚀方法中,在对氧化物掩膜层进行刻蚀以实现沟槽图形转移时,能够根据测量出的氧化物掩膜层的沉积厚度,来适应性调整所述刻蚀停止在所述层间介质层中的深度,从而可以根据所述深度适应性调整后续层间介质层主刻蚀的深度,形成一种反馈机制,可以保证形成的沟槽的形貌和特征尺寸的稳定性,进而提高产品良率;而采用本发明的沟槽刻蚀方法制作的第一金属层,由于其形成的第一金属沟槽的形貌和特征尺寸的稳定性较佳,因此第一金属层在该第一金属沟槽中具有较好的填充效果,能够与其下方的金属插塞接触良好,避免了第一金属层的电阻值漂移、寄生电容增加、漏电等问题。 | ||
搜索关键词: | 沟槽 刻蚀 方法 第一 金属 制造 | ||
【主权项】:
1.一种沟槽刻蚀方法,其特征在于,包括以下步骤:提供一半导体衬底,在所述半导体衬底表面上依次形成层间介质层、氮化物掩膜层以及氧化物掩膜层,并测量所述氧化物掩膜层的沉积厚度;在所述氧化物掩膜层上形成具有沟槽图形的光刻胶,并以所述光刻胶为掩膜,对所述氧化物掩膜层进行刻蚀,并根据测量出的所述沉积厚度控制所述刻蚀停止在所述层间介质层中的深度,以将所述沟槽图形转移到所述氧化物掩膜层;对所述氧化物掩膜层进行刻蚀时,测量出的所述氧化物掩膜层的沉积厚度越大,控制所述氧化物掩膜层的刻蚀停止在所述层间介质层中的深度越浅;去除所述光刻胶,以所述氧化物掩膜层为掩膜,根据所述深度对所述层间介质层进行相应的刻蚀,以在所述层间介质层中形成一定深度的沟槽。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610596506.2/,转载请声明来源钻瓜专利网。
- 上一篇:半导体结构的形成方法
- 下一篇:半导体装置及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造