[发明专利]3D全局像素单元及其制备方法

摘要

本发明提供了一种3D全局像素单元及其制备方法，包括在第一硅衬底层上制作的感光区域和在第二硅衬底层上制作的8T信号存储与读出电路区域；感光区域和8T信号存储与读出电路区域竖直方向上排布；通过通孔的连接来实现感光区域与8T信号存储与读出电路区域的互连；通过第一开关管和第二开关管按照一定的时序，将复位开关与传输管分别存储于第一存储节点和第二存储节点上，最终实现将曝光时间内获取的信号电压存储于像素单元内一段时间再读出，从而实现整个像素单元阵列的全局快门曝光；本发明实现了读出电路与感光二极管的垂直互连；不仅提高外界与感光二极管的光通路，改善信号存储电容的光隔离度，还减小像素单元所占用的芯片面积。

主权项

1.一种3D全局像素单元，至少包括两部分：位于第一硅衬底层(02)的感光区域和位于第二硅衬底层(10)的8T信号存储与读出电路区域；所述8T信号存储与读出电路区域具有8T信号存储与读出电路；其特征在于，所述感光区域与所述8T信号存储与读出电路区域在竖直方向上排布；其中，所述感光区域设置于第一硅衬底层(02)上，其包括：所述第一硅衬底层(02)背面从上往下次设置的感光二极管(01)、抗反射涂层(04)、色彩过滤层(05)和微透镜(06)，并且在所述感光二极管(01)两侧设置有填充有电介质的隔离沟槽(03)；所述8T信号存储与读出电路区域设置于第二硅衬底层(10)上，其包括：所述第二硅衬底层(10)背面从上往下依次设置的：第二电介质层(09)、光遮挡层(08)以及第一电介质层(07)；所述第二硅衬底层(10)的正面从下向上依次为：8T信号存储与读出电路(14)、位于所述8T信号存储与读出电路(14)上方的第三电介质层(15)以及位于第三电介质层(15)上方的金属层(M)；其中，所述感光二极管(01)与所述8T信号存储与读出电路(14)之间通过通孔(12)相连，所述通孔(12)的一端连接所述感光二极管(01)，所述通孔(12)穿过所述第一电介质层(07)、所述光遮挡层(08)、所述第二电介质层(09)和所述第二硅衬底层(10)，使得所述通孔(12)的另一端连接所述8T信号存储与读出电路(14)，并且，所述通孔(12)的侧壁具有第四电介质层(13)；所述第三电介质层(15)用于所述8T信号存储与读出电路(14)与所述金属层(M)之间的隔离；所述第三电介质层(15)中具有接触孔(CT)；所述信号存储与读出电路(14)通过接触孔(CT)与所述金属层(M)实现互连；其中，所述8T信号存储与读出电路包括：复位开关、传输管、第一源跟随器、预充电管、第一开关管、第二开关管、第一存储节点、第二存储节点、第二源跟随器、行选择器；所述复位开关的漏极接复位电压、栅极接像素输入端、源极接传输管的源极，传输管的漏极与感光二极管的阴极相连、传输管的栅极与像素单元输入端相连；第一源跟随器的栅极与复位开关的源极、传输管的源极相连，第一源跟随器的漏极接VDD，第一源跟随器的源极与预充电管的漏极相连，预充电管的源极接地、预充电管的栅极接像素输入端；第一源跟随器的源极以及预充电管的漏极与第一开关管的漏极相连，第一开关管的源极为第一存储节点，第一开关管的栅极接像素输入端；第一存储节点与第二开关管的漏极相连，第二开关管的栅极接像素输入端，第二开关管的源极为第二存储节点，第二存储节点与第二源跟随器的栅极相连；第二源跟随器的漏极与VDD相连，第二源跟随器的源极与行选择器的漏极相连；行选择器的栅极为像素单元输入端，行选择器的源极作为整个所述像素单元的输出端。