[发明专利]现场可编程器件FPGA的BLOCK RAM级联结构在审
| 申请号： | 201610141942.0 | 申请日： | 2016-03-11 |
| 公开（公告）号： | CN105808474A | 公开（公告）日： | 2016-07-27 |
| 发明（设计）人： | 丛红艳;闫华;于宗光;单悦尔;胡凯 | 申请（专利权）人： | 中国电子科技集团公司第五十八研究所 |
| 主分类号： | G06F13/16 | 分类号： | G06F13/16 |
| 代理公司： | 总装工程兵科研一所专利服务中心 32002 | 代理人： | 杨立秋 |
| 地址： | 214035 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及现场可编程器件FPGA的BLOCK RAM级联结构，包括：一列SRAM18K单元，一列SRAM18K单元内相邻的两个SRAM18K单元通过第一级ASIC级联逻辑布线结构进行地址级联或者数据并联，形成一个BLOCK RAM单元，依次类推，以FPGA中CLK REGION的布线为限制，相邻的两个BLOCK RAM单元进行级联，形成一个BRAM GROUP单元，相邻的两个BRAM GROUP单元进行级联，形成一个BRAM COLUMN单元，以形成一个所需地址深度及数据宽度的BLOCK RAM级联结构。本发明能够实现所需的地址深度和数据宽度的存储单元RAM，简化软件算法，节约外围布线资源。 | ||
| 搜索关键词： | 现场 可编程 器件 fpga block ram 级联 结构 | ||
【主权项】：
现场可编程器件FPGA的BLOCK RAM级联结构，其特征在于，包括：一列SRAM18K单元，所述一列SRAM18K单元内相邻的两个SRAM18K单元通过第一级ASIC级联逻辑布线结构，实现第一级级联，使得相邻的两个SRAM18K单元间进行地址级联或者数据并联，形成一个BLOCK RAM单元，且BLOCK RAM单元内的两个SRAM18K单元均能进行独立访问，依次类推，以FPGA中CLK REGION的布线为限制，相邻的两个BLOCK RAM单元进行级联，形成一个BRAM GROUP单元，相邻的两个BRAM GROUP单元进行级联，形成一个BRAM COLUMN单元，以形成一个所需地址深度及数据宽度的BLOCK RAM级联结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十八研究所，未经中国电子科技集团公司第五十八研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610141942.0/，转载请声明来源钻瓜专利网。
