[发明专利]沟槽型VDMOS制造方法在审
| 申请号： | 201510205792.0 | 申请日： | 2015-04-27 |
| 公开（公告）号： | CN106158661A | 公开（公告）日： | 2016-11-23 |
| 发明（设计）人： | 闻正锋;邱海亮;马万里;赵文魁 | 申请（专利权）人： | 北大方正集团有限公司;深圳方正微电子有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 11205 | 代理人： | 陶敏;黄健 |
| 地址： | 100871 北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种沟槽型VDMOS制造方法。该方法包括：在N型外延层中的中间区域形成第一沟槽；采用选择性外延生长工艺在第一沟槽中形成P型离子区；在N型外延层中P型离子区两侧的部分区域分别形成第二沟槽；在N型外延层的上表面及第二沟槽内表面形成栅氧化层；在第二沟槽中的栅氧化层上沉积多晶硅层；形成沟槽型VDMOS的体区，源区，介电层及金属层。有效提高了沟槽型VDMOS的击穿电压，同时使P型离子区不再横向扩散，保证了沟槽型VDMOS的阈值电压不变，使沉积多晶硅层的沟槽之间的间距不变，进而维持了元胞密度，保证了沟槽型VDMOS的驱动能力。 | ||
| 搜索关键词： | 沟槽 vdmos 制造 方法 | ||
【主权项】：
一种沟槽型VDMOS制造方法，其特征在于，包括：在N型外延层中的中间区域形成第一沟槽；采用选择性外延生长工艺在第一沟槽中形成P型离子区；在所述N型外延层中P型离子区两侧的部分区域分别形成第二沟槽；在所述N型外延层的上表面及所述第二沟槽内表面形成栅氧化层；在所述第二沟槽中的栅氧化层上沉积多晶硅层；形成所述沟槽型VDMOS的体区，源区，介电层及金属层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北大方正集团有限公司;深圳方正微电子有限公司，未经北大方正集团有限公司;深圳方正微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510205792.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
