[发明专利]一种链表存储方法及系统在审
| 申请号： | 201510161324.8 | 申请日： | 2015-04-07 |
| 公开（公告）号： | CN104794077A | 公开（公告）日： | 2015-07-22 |
| 发明（设计）人： | 赵如奇 | 申请（专利权）人： | 无锡天脉聚源传媒科技有限公司 |
| 主分类号： | G06F13/18 | 分类号： | G06F13/18 |
| 代理公司： | 北京尚伦律师事务所 11477 | 代理人： | 张亮 |
| 地址： | 214000 江苏省无锡*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种链表存储方法及系统，用以使优先级别高的任务先出链表并对其优先处理，进而提高处理效率。所述方法包括：接收包含任务优先级信息的处理任务，并根据所述任务优先级信息判断所述处理任务的优先级；检测所述处理任务的优先级是否大于或等于预设优先级阈值；在所述处理任务的优先级大于或等于所述预设优先级阈值时，将所述处理任务存储至所述链表中的出任务端。该方案通过对任务的优先级的比较，将需要紧急处理的任务排列在优先处理位置，达到对紧急任务进行及时处理的目的，提升了用户体验。 | ||
| 搜索关键词： | 一种 存储 方法 系统 | ||
【主权项】：
一种链表存储方法，其特征在于，包括：接收包含任务优先级信息的处理任务，并根据所述任务优先级信息判断所述处理任务的优先级；检测所述处理任务的优先级是否大于或等于预设优先级阈值；在所述处理任务的优先级大于或等于所述预设优先级阈值时，将所述处理任务存储至所述链表中的出任务端。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡天脉聚源传媒科技有限公司，未经无锡天脉聚源传媒科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510161324.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种配置ACL表项的方法和装置-201710384699.X
- 黄正亮 - 杭州迪普科技股份有限公司
- 2017-05-26 - 2019-09-06 - G06F13/18
- 本申请提供一种配置ACL表项的方法和装置，应用于网络设备。所述方法包括：接收目标用户通过用户配置页面下发的ACL表项以及页面魔术字；其中，所述页面魔术字为目标用户在启动所述用户配置页面开始配置ACL表项的时刻，所述用户配置页面向本设备请求的内存魔术字；其中，所述内存魔术字为本设备中保存的用于标识ACL芯片中ACL表项是否发生变化的数值；所述内存魔术字在本设备在ACL芯片中完成ACL表项的配置时，基于预配置的更新策略进行更新；比较所述页面魔术字与本设备当前保存的内存魔术字是否相同；如果相同，在所述ACL芯片中配置所述ACL表项。采用本申请提供的技术方法，可以解决ACL芯片中ACL表项错乱的问题。
- 半导体器件及其操作方法-201410497920.9
- 文英硕;金弘植 - 爱思开海力士有限公司
- 2014-09-25 - 2019-03-08 - G06F13/18
- 一种半导体器件可以包括：第一地址高速缓冲存储器，被配置成储存半导体存储器件的物理地址和与所述物理地址相关的写入计数；地址监控器，被配置成基于接收到的写入请求来更新第一地址高速缓冲存储器中的物理地址和写入计数；以及仲裁器，被配置成响应于来自地址监控器的命令而将与写入请求相关的写入地址和写入数据储存在写入高速缓冲存储器中，其中，由地址监控器产生的命令是基于是否对第一地址高速缓冲存储器中的物理地址和写入地址进行更新。
- 共享存储器控制器及其使用方法-201580021080.1
- 栾昊;艾伦·葛加理;贝琰;应君 - 华为技术有限公司
- 2015-04-28 - 2019-03-05 - G06F13/18
- 本文公开了共享存储器控制器和控制共享存储器的方法。一种实施方式的控制共享存储器的方法包括：并发扫描输入用于各事务的多个读/写命令。所述多个读/写命令中的每个读/写命令包括相应地址和相应优先级。此外，所述各事务中的每个事务能够被划分为至少一个拍，并且所述各事务中的至少一个事务能够被划分为多个拍。所述方法还包括：将所述多个读/写命令划分为相应的拍级读/写命令并且根据所述相应地址和所述相应优先级并发仲裁所述相应的拍级读/写命令。并发仲裁产生对应于所述相应地址的相应的拍级读/写命令序列。所述方法还包括：将所述相应的拍级读/写命令序列并发派送给所述共享存储器，由此访问所述共享存储器。
- 一种能自动调整硬盘背板上硬盘灯的控制总线电路-201810833522.8
- 唐传贞 - 郑州云海信息技术有限公司
- 2018-07-26 - 2018-12-21 - G06F13/18
- 本发明实施例公开了一种能自动调整硬盘背板上硬盘灯的控制总线电路，包含：主芯片、连接器及硬盘背板；主芯片通过一GPIO Pin脚与连接器的边带信号Pin脚连接，用于侦测连接器信号；主芯片该GPIO Pin脚还通过电阻与电源连接；主芯片连接有I2C总线、SGPIO总线，I2C总线与SGPIO总线一端通过复用信号管脚与连接器总线信号管脚连接；硬盘背板设有与连接器边带信号Pin脚连接的总线选择电路，以及设有与连接器总线信号管脚连接的总线信号管理芯片；总线信号管理芯片与硬盘灯连接；主芯片被配置为根据总线选择电路的电平高低选择以I2C总线或SGPIO总线与硬盘背板通信。本发明实施例既可以增加SAS，RAID卡的适用性，也可以增加硬盘背板的适用性。
- 处理器及存取存储器的方法-201410552666.8
- 赖奇劭;张雅闵 - 瑞昱半导体股份有限公司
- 2014-10-17 - 2018-10-09 - G06F13/18
- 本发明涉及处理器及存取存储器的方法。一种处理器包含了多个储存模块以及一仲裁器，其中该多个储存模块分别用以储存多个读取/写入指令，且该多个读取/写入指令系用来要求读取/写入位于该处理器外部的一存储器；以及该仲裁器系耦接于该多个储存模块，且用以接收来自该多个储存模块之该多个读取/写入指令，并安排该多个读取/写入指令传送到一存储器控制器的顺序。
- 主机端及从属端之间的单线双向传输通讯方法-201510475943.4
- 黄清寿;张天财;王梓百;傅倬 - 立积电子股份有限公司
- 2015-08-06 - 2018-08-31 - G06F13/18
- 主机端及从属端之间的单线双向传输通讯方法包含主机端传送起始讯息、从属标识符及主机确认讯号，于从属端确认后主机端传送从属端之地址及主机确认讯号，于从属端确认后主机端传送数据及主机确认讯号，于从属端确认后主机端传送主机非确认讯号，及从属端传送从属确认讯号。
- 一种应用在存储系统中的任务调度优化方法-201810030356.8
- 黄中柱;李庭育;魏智汎;齐元辅 - 江苏华存电子科技有限公司
- 2018-01-12 - 2018-06-19 - G06F13/18
- 本发明公开了一种应用在存储系统中的任务调度优化方法，包括主机、闪存转换层、虚拟驱动器和闪存阵列，主机通过总线连接闪存转换层，虚拟驱动器通过总线连接闪存阵列，虚拟驱动器内设有多个任务队列、任务调度单元、物理层驱动器、执行调度单元和多个执行队列，本发明提出一套在存储系统上指派任务优先权的方法，提升存储系统系统的效能。
- 数据访问方法及设备-201510131604.4
- 覃婕 - 华为技术有限公司
- 2015-03-24 - 2018-05-29 - G06F13/18
- 本发明公开了一种数据访问方法及设备，属于计算机领域。所述方法包括：在每个时钟周期，当检测到多个HAC通过与所述多个HAC分别连接的HAC‑IF发送的数据访问请求时，基于多个数据访问请求的优先级，接收优先级最高的数据访问请求；基于接收的数据访问请求的类型，将所述接收的数据访问请求存储在LMI的数据队列中；基于所述LMI的数据队列中的目标数据访问请求携带的数据量、所述目标数据访问请求携带的起始地址和SOC数据总线的最大数据量，对SOC的存储资源进行数据访问。本发明通过LMI对HAC发送的数据访问请求进行仲裁、拆分以及协议转化，节省了拆分逻辑和协议转化逻辑的重复资源，并且SOC数据总线只需为LMI提供访问接口，减少了SOC数据总线的访问接口的数量。
- 终端设备的内存访问控制方法与装置-201410234113.8
- 湛振波 - 展讯通信（上海）有限公司
- 2014-05-29 - 2018-05-25 - G06F13/18
- 一种终端设备的内存访问控制方法与装置，所述内存至少有两个访问通道，所述方法包括：以第二平衡模式作为内存访问模式对访问请求在各访问通道上进行分配；在第二平衡模式下，按存储地址范围将内存的整个存储空间划分为与各访问通道对应的第二子存储空间，通过对访问请求中的扩展地址进行地址译码以确定相应的访问方式；所述访问方式包括在各第二子存储空间实现非交错式访问的第一访问方式，以及在虚拟访问区域实现交错式访问的第二访问方式，虚拟访问区域中的访问地址是以交错式访问的大小为单位，将各第二子存储空间的物理存储地址交错映射的虚拟存储地址。本方案能使性能提升和功耗控制实现平衡以满足终端设备的各类应用对于内存的访问需求。
- 一种基于SCST的多控制器存储设备ALUA配置方法-201510435439.1
- 刘树亮 - 浪潮（北京）电子信息产业有限公司
- 2015-07-22 - 2018-02-06 - G06F13/18
- 本发明公开了一种HOST主机在访问多控制器存储设备下的逻辑单元LUN的时候，由于存储逻辑单元LUN存在控制器属主概念，所以通过各个控制器提供的路径对LUN进行读写的时候存在效率差距，LUN所属的控制器提供的路径效率要明显优于其他控制器所提供的路径。Scst提供了implicit ALUA的配置方式，可以为LUN提供路径访问的优先级，使LUN所在的控制器端口具有更高的优先级，从而使更多的IO命令通过LUN主控制器对LUN进行访问。本发明利用SCST提供的接口修改ALUA配置属性，为LUN所属控制器的目标端口提供更高的路径优先级，从而提高IO效率。
- 半导体装置和图像处理方法-201210529893.X
- 浜崎博幸;中村淳;小池学;城户英彰;金川信康 - 瑞萨电子株式会社
- 2012-12-07 - 2018-01-16 - G06F13/18
- 本公开涉及半导体装置和图像处理方法。根据本公开，一种图像处理设备包括图像处理单元，其根据一个图像数据计算两种类型的图像数据并且输出计算的图像数据；数据组合单元，其组合从所述图像处理单元提供的两种类型的数据并且向一个端子输出组合数据；输出缓存器，其根据从用于仲裁总线的总线仲裁装置提供的指令，调节所述组合数据的输出定时；以及数据分布单元，其根据外部组合分布指令，以组合数据的形式向所述总线输出从输出缓存器输出的组合数据，或者分布所述组合数据并且将分布的数据输出到所述总线。
- 一种基于VLIW类型处理器的访存系统-201410244826.2
- 吴俊;赵朝兴;雷蕾;任浩琪;张志峰;吴健 - 同济大学
- 2014-06-04 - 2018-01-05 - G06F13/18
- 本发明涉及一种基于VLIW类型处理器的访存系统，包括数据存储器，具有多个数据通道，多个数据通道并行访问数据存储器；指令存储器，具有写端口和读端口，写端口优先级高于读端口；处理器，包括处理器核、直接访存控制器、调试模块和仲裁器，处理器核中包括取指部件、第一访存部件和第二访存部件，取指部件与读端口连接，第一访存部件直接通过数据通道与数据存储器连接，第二访存部件、直接访存控制器和调试模块与仲裁器连接，处理器核内的其他访存部件通过总线与仲裁器连接，仲裁器通过数据通道与数据存储器连接，直接访存控制器与写端口连接。与现有技术相比，本发明具有多个访存部件同时访问存储器的效率高等优点。
- 用于存储设备中的流量优先化的方法，存储设备以及存储系统-201410007821.8
- B·M·弗莱舍;T·W·福克斯;H·M·雅各布森;R·奈尔 - 国际商业机器公司
- 2014-01-08 - 2017-11-24 - G06F13/18
- 根据一个实施例，一种用于存储设备中的流量优先化的方法包括将包括优先级值的存储器访问请求从所述存储设备中的处理元件发送到所述存储设备中的交叉互连。通过所述交叉互连，将所述存储器访问请求路由到所述存储设备中与所述存储器访问请求相关联的存储器控制器。在所述存储控制器接收所述存储器访问请求。将所述存储器访问请求的优先级值与存储在所述存储器控制器的队列中的多个存储器访问请求的优先级值进行比较，以确定最高优先级的存储器访问请求。所述存储器控制器基于所述最高优先级的存储器访问请求执行下一个存储器访问请求。
- 数据处理方法及装置-201410415527.0
- 潘昊;洪炳峰 - 北京奇艺世纪科技有限公司
- 2014-08-21 - 2017-10-24 - G06F13/18
- 本发明实施例公开了一种数据处理方法及装置。该数据处理方法包括数据生产模块生产至少一个待处理数据；为至少一个待处理数据设置优先级；依照至少一个待处理数据的优先级，将至少一个待处理数据写入与优先级相对应的预设的一级缓存队列集合中的一级缓存队列；按照队列轮询方式，从各个一级缓存队列集合中的一级缓存队列中依次提取与相应一级缓存队列对应的预设数量的待处理数据，直至至少一个待处理数据均被提取出；依次将每一次轮询所提取的待处理数据写入预设的二级缓存队列。可见，通过本方案可以保证高优先级的数据能够被尽快处理而并非堵塞在先进先出的队列里等待前面的数据被处理完。
- 用于提供对易失性存储器维护事件的内核调度的系统和方法-201680009860.9
- D·T·全;Y·李 - 高通股份有限公司
- 2016-02-05 - 2017-09-26 - G06F13/18
- 公开了用于调度易失性存储器维护事件的系统、方法和计算机程序。一个实施例是一种方法，其包括存储器控制器确定用于执行用于易失性存储器设备的维护事件的服务时间(ToS)窗口，易失性存储器设备经由存储器数据接口耦合到存储器控制器；存储器控制器向处理单元提供中断信号；确定用于维护事件的优先级；以及根据优先级来调度维护事件。
- 带有指令动态调度功能的与非型闪存单通道同步控制器-201410786218.4
- 肖侬;欧洋;刘芳;吴利舟 - 中国人民解放军国防科学技术大学
- 2014-12-18 - 2017-09-19 - G06F13/18
- 本发明涉及一种带有指令动态调度功能的与非型闪存单通道同步控制器。由用户接口层、指令动态调度层、控制层、物理层、数据缓存模块五个部分组成。将对与非型闪存芯片复杂的操作转换为用户端简单的指令，并最大限度地提高指令执行效率，开发对不同基片操作的并行度，提高数据读写的吞吐率，就用户而言，对底层存储阵列各种操作的控制和优化都是透明的。利用同步模式读写数据，在单通道内控制四块闪存芯片内的八个基片，采用指令动态调度功能、流水线技术，有效提高了对闪存的读写吞吐率和可扩展性。此外，本发明支持读、写、擦除、搬移四种指令，带有ECC校验模块，满足用户层的各种操作需求。
- 存储器信号的动态相位追踪方法及其相关控制电路-201310297783.X
- 张雍;林政南;陈忠敬 - 晨星半导体股份有限公司
- 2013-07-16 - 2017-08-04 - G06F13/18
- 本发明提出一种存储器信号的动态相位追踪方法及其相关控制电路，应用于一存储器控制器存取一存储器模块。动态相位追踪方法包括下列步骤发出一存取存储器命令以及一使用要求至仲裁单元以要求存储器模块的使用权；于获得使用权时，将存取命令传递至存储器模块，并宣告旗标信号；于旗标信号宣告时，更新延迟相位并据以调整存储器信号以读取存储器模块的输出数据；判断该延迟相位所对应的测试数据以更新一记录；以及根据该记录来更新一最佳延迟相位，并利用更新的最佳延迟相位调整存储器信号以存取存储器模块的输出数据。
- 处理器局部总线互斥存取的扩展结构及操作方法-201410489852.1
- 王勇 - 天津国芯科技有限公司
- 2014-09-23 - 2017-06-30 - G06F13/18
- 本专利发明一种符合处理器局部总线(Processor Local Bus,PLB)协议互斥访问(Exclusive Access)的扩展。包括1)互斥访问需要扩展的控制信号与PowerPC处理器指令、硬件的关系，2)扩展控制信号的编码及其涵义3)从属端(slave)互斥访问控制监控器的设计思路4)从属端(slave)互斥访问控制监控器的响应对处理器行为的影响。解决了PLB总线原子访问需要锁总线的问题，从而实现基于PLB总线的系统，尤其是基于PLB总线多核系统的高效率的原子访问。
- 带有动态端口的优先级分配能力的存储器控制器-201210174895.1
- M·H·M·朱;J·舒尔兹;C·宋;R·卡帕斯 - 阿尔特拉公司
- 2012-05-30 - 2017-06-27 - G06F13/18
- 本发明涉及一种具有在主模块和系统存储器之间作为接口的存储器控制器的可编程集成电路。该存储器控制器可以经由具有关联优先级值的端口从主模块接收存储器访问请求，并且通过配置系统存储器来响应存储器访问请求从而履行存储器访问请求。为了在存储器控制器接收并履行存储器访问请求的同时动态修改关联的优先级值，可以提供优先级值更新模块，其为存储器控制器端口动态更新优先级值。该优先级值更新模块可以提供更新的优先级值给更新寄存器，基于更新信号和系统时钟更新更新寄存器。该优先级值可以由移位寄存器、存储器映射寄存器提供，或连同每个存储器访问请求由主模块提供。
- 处理IO请求的方法及其存储控制器-201510493056.X
- 刘绍宗 - 北京忆恒创源科技有限公司
- 2015-08-12 - 2017-03-01 - G06F13/18
- 公开了处理IO请求的方法及其存储控制器。提供的处理IO请求的方法，用于向多个存储器的多个并行单元分发IO请求，其中，为每个并行单元提供IO请求缓冲区，所述IO请求缓冲区包括读请求缓冲区、写请求缓冲区以及擦除请求缓冲区；该方法包括接收IO请求，基于IO请求对应的物理地址以及访问类型，将IO请求填入该物理地址和访问类型对应的并行单元的IO请求缓冲区，所述访问类型包括读请求、写请求以及擦除请求；从IO请求缓冲区之一中读出IO请求；根据读出的IO请求访问并行单元。
- 用于实施内核和用户空间之间共享的锁的系统和方法-201280056350.9
- 董雪松;尹鸿涛;兰达尔·斯图尔特;胡士辉;李凤凯 - 华为技术有限公司
- 2012-11-22 - 2017-02-22 - G06F13/18
- 一种装置，包括用于为包括内核和用户应用的操作系统(OS)平台实施多个操作的一个或多个处理器，一个或多个所述内核和所述用户应用共享的资源块，以及对应于所述共享的资源块的一个或多个所述内核和所述用户应用共享的锁，其中所述用户应用用于通过直接访问所述锁无需使用到内核的系统呼叫来同步用户线程和内核线程对所述共享资源块的使用。
- CPU和GPU共享片上高速缓存的方法及装置-201410147375.0
- 石伟;邓宇;郭御风;龚锐;任巨;张明;马爱永;高正坤;窦强;童元满 - 中国人民解放军国防科学技术大学
- 2014-04-14 - 2017-01-04 - G06F13/18
- 本发明公开了一种CPU和GPU共享片上高速缓存的方法及装置，方法步骤如下：分类缓存来自CPU/GPU的访存请求；针对缓存的不同类型的访存请求进行仲裁；执行访存请求，且在执行CPU的访存请求时将访存请求的读写数据经过高速缓存；在执行GPU的访存请求时，将访存请求的读取或者写入外部存储器的读写数据绕过高速缓存，直接对外部存储器进行操作，仅当写命中高速缓存时才通知CPU内核进行作废或者更新私有数据备份。装置包括CPU请求队列、GPU请求队列、仲裁器、高速缓存流水执行单元。本发明能够同时兼顾CPU和GPU不同访问特性，具有性能高、硬件实现简单、代价小的优点。
- 数据处理的方法和装置-201510926377.4
- 谢伟波 - 乐视网信息技术（北京）股份有限公司
- 2015-12-14 - 2016-08-24 - G06F13/18
- 本发明实施例提供一种数据处理的方法和装置。所述方法包括：获取待处理数据，将所述待处理数据进行排序；检测是否接收到来自处理线程的数据分发请求；当接收到数据分发请求时，按顺序将所述待处理数据发送给所述处理线程。采用本发明实施例，可以提高数据的处理效率。
- 一种粗粒度可重构系统的片上缓存访存接口及其访问方法-201610046928.2
- 刘波;董薇;徐亭亭;龚宇;曹鹏;杨军 - 东南大学
- 2016-01-25 - 2016-06-29 - G06F13/18
- 本申请提供一种粗粒度可重构系统的片上缓存访存接口及其访问方法，在传统的片上缓存访存接口的结构基础上，增加了一个第一级仲裁模块和一个第二级仲裁模块，第一级仲裁模块，用于实现初步判断所述访问请求输入接口单元的所述片上缓存访问请求优先级，并将访问请求分包分配优先级的功能，第二级仲裁模块，用于实现仲裁所述访问请求优先级，并控制所述输入请求的预读取的功能；当访问请求由访问请求输入接口单元输入第一级仲裁模块，经由第一级仲裁模块初步判断、分包访问请求后将其发送至第二级仲裁模块，经由第二级仲裁模块仲裁后，将优先级最高访问请求发送至访问请求解析模块，提高计算单元访问片上缓存的效率。
- 一种链表存储方法及系统-201510161324.8
- 赵如奇 - 无锡天脉聚源传媒科技有限公司
- 2015-04-07 - 2015-07-22 - G06F13/18
- 本发明公开了一种链表存储方法及系统，用以使优先级别高的任务先出链表并对其优先处理，进而提高处理效率。所述方法包括：接收包含任务优先级信息的处理任务，并根据所述任务优先级信息判断所述处理任务的优先级；检测所述处理任务的优先级是否大于或等于预设优先级阈值；在所述处理任务的优先级大于或等于所述预设优先级阈值时，将所述处理任务存储至所述链表中的出任务端。该方案通过对任务的优先级的比较，将需要紧急处理的任务排列在优先处理位置，达到对紧急任务进行及时处理的目的，提升了用户体验。
- 一种用于多处理器的多端口访存控制器-201420817545.7
- 胡孔阳;刘小明;龚晓华;刘玉;胡海生;王媛 - 中国电子科技集团公司第三十八研究所
- 2014-12-22 - 2015-06-10 - G06F13/18
- 本实用新型涉及一种用于多处理器的多端口访存控制器，包括指令通道，其输入端分别与多处理器的外设DMA通道、内核DMA通道的输出端相连，其输出端与仲裁模块的输入端相连，仲裁模块的输出端与存储器阵列的输入端相连，存储器阵列的输出端与数据通道的输入端相连，数据通道的输出端分别与多处理器的外设DMA通道、内核DMA通道的输入端相连。本实用新型为多路DMA通道并发请求提供了有效的响应机制，兼顾请求响应的实时性和存储器带宽充分利用的特点，能够提高访存数据的吞吐率，减小因为地址冲突所造成的等待时间。
- 一种处理输入输出请求的方法及设备-201310535656.9
- 和晓艳;石佳 - 华为技术有限公司
- 2013-10-31 - 2015-05-06 - G06F13/18
- 本发明公开了一种处理输入输出请求的方法及设备，属于计算机领域。所述方法包括：获取多个输入输出IO请求；根据获取的多个IO请求的参数，将所述获取的多个IO请求封装成一个IO指令，所述多个IO请求中的每一个IO请求的参数至少包括IO请求对应的LUN、IO请求的优先级和IO请求的命令描述字；将IO指令发送给存储系统，使存储系统从IO指令中解析出所述多个IO请求，并对所述多个IO请求分别进行处理。所述设备包括：获取模块、封装模块和第一发送模块。本发明减少了主机与存储系统之间的IO指令数，提高了存储系统的读写性能和吞吐量。
- 一种用于多处理器的多端口访存控制器及其控制方法-201410801564.5
- 胡孔阳;刘小明;龚晓华;刘玉;胡海生;王媛 - 中国电子科技集团公司第三十八研究所
- 2014-12-22 - 2015-04-29 - G06F13/18
- 本发明涉及一种用于多处理器的多端口访存控制器，包括指令通道，其输入端分别与多处理器的外设DMA通道、内核DMA通道的输出端相连，其输出端与仲裁模块的输入端相连，仲裁模块的输出端与存储器阵列的输入端相连，存储器阵列的输出端与数据通道的输入端相连，数据通道的输出端分别与多处理器的外设DMA通道、内核DMA通道的输入端相连。本发明还公开了一种用于多处理器的多端口访存控制器的控制方法。本发明为多路DMA通道并发请求提供了有效的响应机制，兼顾请求响应的实时性和存储器带宽充分利用的特点，能够提高访存数据的吞吐率，减小因为地址冲突所造成的等待时间。
- 用于实现片上网络设备中的合理、低成本和/或高能效服务质量的自适应分组偏转-201380045432.8
- R·王;A·萨米赫;C·麦西奥科;T-Y·泰 - 英特尔公司
- 2013-06-25 - 2015-04-29 - G06F13/18
- 描述了用于提供自适应分组偏转以便实现片上网络(NoC)设备中的合理、低成本和/或高能效服务质量(QoS)的方法及装置。在某些实施例中，确定分组的目标端口是否已达到阈值利用率值以及是否应当响应于基于该目标端口的利用率值和该分组的优先级值确定的偏转概率值将该分组路由到替代端口。还要求和/或公开了其他实施例。
- 数据总线宽度不相等的双口RAM读写与仲裁控制器-201410616190.X
- 余玲;蔡启仲;李克俭;谢友慧;梁锡铅;姚江云;梁喜幸 - 广西科技大学鹿山学院;广西科技大学
- 2014-11-05 - 2015-03-11 - G06F13/18
- 一种数据总线宽度不相等的双口RAM读写与仲裁控制器，包括双口RAM、A读写端口控制模块、A读写端口低n位与B读写端口仲裁模块和A读写端口高n位与B读写端口仲裁模块；应用FPGA设计该控制器硬连接电路，分为n位A读写端口和2n位B读写端口；A读写端口控制模块分时两次完成2n位数据的访问，提高A读写端口的读写速度，减小了电路规模；A读写端口低n位与B读写端口读写仲裁模块和A读写端口高n位与B读写端口读写仲裁模块设置A读写端口为高优先级，两个读写端口地址值相等时，A读写端口低n位正在执行读或写操作，发送忙信号BusyB_1，A读写端口执行高n位的读或写操作，发送忙信号BusyB_2，提高了仲裁性能。
- 专利分类
