[发明专利]一种基于FPGA的时间测量系统及方法有效
| 申请号： | 201510158172.6 | 申请日： | 2015-04-03 |
| 公开（公告）号： | CN104714403B | 公开（公告）日： | 2017-02-22 |
| 发明（设计）人： | 周斌 | 申请（专利权）人： | 北京福星晓程电子科技股份有限公司 |
| 主分类号： | G04F10/00 | 分类号： | G04F10/00 |
| 代理公司： | 北京集佳知识产权代理有限公司11227 | 代理人： | 王宝筠 |
| 地址： | 100087 北京市海淀区*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于现场可编程门阵列FPGA的时间测量系统及方法，所述时间测量系统包括N个第一延时单元和K个第二延时单元依次串联组成的第一延时链以及N个第三延时单元和K个第四延时单元依次串联组成的第二延时链；第一延时链中第N个第一延时单元与第二延时链中第1个第三延时单元通过连接线连接，且第二延时链中第1个第三延时单元与第一延时链中第N个第三延时单元通过连接线连接，形成延时环路；本发明实施例提供的时间测量系统，利用第一延时链和第二延时链形成的延时环路，使得信号在延时环路中的传输不受延时链有限长度的限制。 | ||
| 搜索关键词： | 一种 基于 fpga 时间 测量 系统 方法 | ||
【主权项】：
一种基于现场可编程门阵列FPGA的时间测量系统，其特征在于，所述系统包括：N个第一延时单元和K个第二延时单元依次串联组成的第一延时链以及N个第三延时单元和K个第四延时单元依次串联组成的第二延时链；其中，N大于等于1，且N为整数，K大于等于1，且K为整数；所述第一延时链中第N个第一延时单元与所述第二延时链中第1个第三延时单元通过连接线连接，且所述第二延时链中第N个第三延时单元与所述第一延时链中第1个第一延时单元通过连接线连接，形成延时环路；所述K个第二延时单元用于测量信号在第N个第一延时单元和第1个第三延时单元之间的连接线上的传输时间；所述K个第四延时单元用于测量信号在第N个第三延时单元和第1个第一延时单元之间的连接线上的传输时间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京福星晓程电子科技股份有限公司，未经北京福星晓程电子科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510158172.6/，转载请声明来源钻瓜专利网。
