[发明专利]一种基于FPGA的时间测量系统及方法

说明书

技术领域

本发明涉及集成电路技术领域，更具体地说，涉及一种基于FPGA的时间测量系统及方法。

背景技术

时间数字转换电路是时间测量的基本手段，它是将携带时间信息的模拟信号转换为数字信号，再通过测量数字信号实现对时间信息的测量。

目前的时间数字转换电路(TDC，Time to digital convert)均是采用延时链的方法对时间进行测量。延时链是由若干个延时单元串联组成的，其中每个延时单元的延时时间是已知的。当信号在延时链中传输时，根据信号在延时链中开始传输的初始位置和终止传输的终止位置，即可获得信号在延时链中传输的总时间。

由于延时链采用的是单向传输方式，且延时链的长度是有限的，所以在信号传输时，只有信号传输的终止位置控制在延时链的长度范围内，才可实现信号的传输时间的测量。

发明内容

有鉴于此，本发明的目的是提供一种基于FPGA(Field－Programmable Gate Array，现场可编程门阵列)的时间测量系统及方法，用以实现信号传输时间不受延时电路长度的影响。

为了实现上述目的，本发明提供如下技术方案：

一种基于FPGA的时间测量系统，所述系统包括：

N个第一延时单元和K个第二延时单元依次串联组成的第一延时链以及N个第三延时单元和K个第四延时单元依次串联组成的第二延时链；其中，N大于等于1，且N为整数，K大于等于1，且K为整数；

所述第一延时链中第N个第一延时单元与所述第二延时链中第1个第三延时单元通过连接线连接，且所述第二延时链中第1个第三延时单元与所述第一延时链中第N个第三延时单元通过连接线连接，形成延时环路；

所述K个第二延时单元用于测量信号在第N个第一延时单元和第1个第三延时单元之间的连接线上的传输时间；

所述K个第四延时单元用于测量信号在第N个第三延时单元和第1个第一延时单元之间的连接线上的传输时间。

优选的，信号从第N个第一延时单元流出时，分别进入所述第1个第三延时单元以及所述K个第二延时单元中的第1个第二延时单元；

信号从所述第N个第三延时单元流出时，分别进入所述第1个第一延时单元以及所述K个第四延时单元中的第1个第四延时单元。

优选的，信号在第N个第一延时单元和第1个第三延时单元之间的连接线上的传输时间不大于所述K个第二延时单元的总延时时间；

信号在第N个第三延时单元和第1个第一延时单元之间的连接线上的传输时间不大于所述K个第二延时单元的总延时时间。

优选的，所述连接线为飞线。

优选的，每个所述延时单元包括至少一个非门。

优选的，所述非门的个数为3个。

优选的，3个所述非门串联连接。

一种时间测量方法，应用于上述基于FPGA的时间测量系统中，所述方法包括：

获取信号在所述时间测量系统中的延时环路上的初始位置以及终止位置；

统计在所述初始位置以及所述终止位置之间，所述信号通过的第一延时单元个数以及第三延时单元的个数；

统计信号经过连接线时，通过的第二延时单元的个数以及第四延时单元的个数；

根据所述第一延时单元个数、所述第二延时单元的个数、所述第三延时单元的个数以及所述第四延时单元的个数，获得所述信号的传输时间。

优选的，在根据所述第一延时单元个数、所述第二延时单元的个数、所述第三延时单元的个数以及所述第四延时单元的个数，获得所述信号的传输时间前，所述方法包括：

根据第一延时单元的延时时间以及第一延时单元个数，获得第一传输时间；

根据第二延时单元的延时时间以及第二延时单元个数获得第二传输时间；

根据第三延时单元的延时时间以及第三延时单元个数获得第三传输时间；

根据第四延时单元的延时时间以及第四延时单元个数获得第三传输时间；

累加所述第一传输时间、第二传输时间、第三以及第四，获得所述信号的传输时间。

优选的，第一延时单元、第二延时单元、第三以及第四的延时时间相等时，所述在根据所述第一延时单元个数、所述第二延时单元的个数、所述第三延时单元的个数以及所述第四延时单元的个数，获得所述信号的传输时间包括：

对所述第一延时单元的个数、所述第二延时单元的个数、所述第三延时单元的个数和所述第四延时单元的个数求和，得到总个数；

将所述总个数与所述延时时间相乘，获得所述信号的传输时间。