[实用新型]集成真空微电子器件有效
| 申请号： | 201420290346.5 | 申请日： | 2014-05-29 |
| 公开（公告）号： | CN203932001U | 公开（公告）日： | 2014-11-05 |
| 发明（设计）人： | D·帕蒂 | 申请（专利权）人： | 意法半导体股份有限公司 |
| 主分类号： | H01J29/10 | 分类号： | H01J29/10;H01J29/04;H01J19/24 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华 |
| 地址： | 意大利阿格*** | 国省代码： | 意大利;IT |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开描述了一种集成真空微电子器件(1、100、101)，其包括：高掺杂半导体衬底(11)；至少一个绝缘层(12、93、95)，被布置在所述掺杂半导体衬底(11)上方；真空沟槽(19)，被布置在所述至少一个绝缘层(12、32)内，并且延伸到高掺杂半导体衬底(11、31)；第一金属层(42)，用作阴极；第二金属层(22)，被布置在所述高掺杂半导体衬底(11)之下，并且用作阳极。第一金属层(42)被布置为与真空沟槽(19)的上边缘(40)相邻，并且真空沟槽(19)具有使得第一金属层(42)保持悬置在真空沟槽(19)之上的宽度。 | ||
| 搜索关键词： | 集成 真空 微电子 器件 | ||
【主权项】：
一种集成真空微电子器件(1、100、101)，其特征在于，包括：高掺杂半导体衬底(11)，至少一个绝缘层(12、93、95)，被布置在所述掺杂半导体衬底(11)上方，真空沟槽(19)，形成在所述至少一个绝缘层(12、93、95)内，并且延伸到所述高掺杂半导体衬底(11)，第一金属层(42)，被布置在所述真空沟槽上方，并且用作阴极，第二金属层(22)，被布置在所述高掺杂半导体衬底(11)之下，并且用作阳极，其中所述第一金属层(42)被布置为与所述真空沟槽(19)的上边缘(40)相邻，所述真空沟槽(19)具有使得所述第一金属层(42)保持悬置在所述真空沟槽(19)之上的宽度尺寸。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体股份有限公司，未经意法半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201420290346.5/，转载请声明来源钻瓜专利网。
