[发明专利]一种IGBT器件的制备方法在审
申请号: | 201410746305.7 | 申请日: | 2014-12-09 |
公开(公告)号: | CN105742179A | 公开(公告)日: | 2016-07-06 |
发明(设计)人: | 张朝阳;王凡 | 申请(专利权)人: | 深圳芯能半导体技术有限公司 |
主分类号: | H01L21/331 | 分类号: | H01L21/331 |
代理公司: | 深圳众鼎专利商标代理事务所(普通合伙) 44325 | 代理人: | 张浩 |
地址: | 518172 广东省深圳市龙岗区龙城街道*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 为克服现有技术中IGBT器件的制备工艺成本高的问题,本发明提供了一种IGBT器件的制备方法。本发明提供的IGBT器件的制备方法将高压终端区和有源区同时制作完成,优化了工艺过程,省去光刻步骤,降低了生产成本。 | ||
搜索关键词: | 一种 igbt 器件 制备 方法 | ||
【主权项】:
一种IGBT器件的制备方法,其特征在于,包括如下步骤:S1、提供前体,所述前体包括依次层叠的衬底、缓冲层、第一N型半导体层、第二外延半导体层;在所述前体的第二外延半导体层上刻蚀形成第一沟槽,所述第一沟槽贯穿所述第二外延半导体层并延伸至第一N型半导体层内;S2、在所述前体表面生长场氧化膜,所述场氧化膜覆盖所述第二外延半导体层及第一沟槽;S3、腐蚀所述场氧化膜,形成有源区和高压终端区;S4、向所述第二外延半导体层注入P型掺杂,并激活,形成P型体区;S5、在所述P型体区表面刻蚀形成第二沟槽;S6、在所述第一沟槽和第二沟槽内填充多晶硅,形成栅极电极;S7、在所述P型体区通过离子注入形成N+源区,所述N+源区位于所述第二沟槽处;S8、在所述第二外延半导体层上生长层间膜,并刻蚀形成接触孔;S9、在所述层间膜上生长金属层,并刻蚀;S10、在所述金属层上生长钝化层,并刻蚀;S11、除去所述衬底,露出所述缓冲层;S12、向缓冲层注入P型杂质并激活;S13、在缓冲层表面生长金属,形成集电极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳芯能半导体技术有限公司,未经深圳芯能半导体技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410746305.7/,转载请声明来源钻瓜专利网。
- 上一篇:形成纳米线阵列的方法
- 下一篇:一种去除虚拟栅极介质层的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造