[发明专利]一种FPGA+DSP结构上基于SRIO总线传输视频数据的实现方法有效
申请号: | 201410171457.9 | 申请日: | 2014-04-25 |
公开(公告)号: | CN103986931B | 公开(公告)日: | 2017-01-25 |
发明(设计)人: | 姜宏旭;刘亭杉;翟东林;李波;张萍 | 申请(专利权)人: | 北京航空航天大学 |
主分类号: | H04N19/15 | 分类号: | H04N19/15;H04N19/186 |
代理公司: | 北京科迪生专利代理有限责任公司11251 | 代理人: | 成金玉,贾玉忠 |
地址: | 100191*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种FPGA+DSP结构上基于SRIO总线传输视频数据的实现方法,该方法中FPGA主要负责视频数据传输和视频接口扩展,视频数据通过FPGA的SRIO总线传输至DSP芯片。该方法设计思想主要包括在传输时仅使用SWRITE、NREAD和DOORBELL三种SRIO事务,采用多个缓冲队列重新组织视频数据,规定视频数据在缓冲队列、传输过程和处理过程中的数据单元和以FPGA作为SRIO传输的控制核心。本发明提出的SRIO传输方法能够减少FPGA逻辑资源和存储资源的消耗,降低SRIO传输程序复杂度,发挥FPGA并行控制优势,减少DSP在视频传输过程的时间开销,从而在占用较少FPGA资源情况下完成高速视频传输。 | ||
搜索关键词: | 一种 fpga dsp 结构 基于 srio 总线 传输 视频 数据 实现 方法 | ||
【主权项】:
一种FPGA+DSP结构上基于SRIO总线传输视频数据的实现方法,实现FPGA与DSP间视频数据传输,FPGA负责视频数据传输控制和视频接口扩展,DSP负责视频处理,其特征在于包括如下的步骤:步骤(1)、FPGA采集打包格式的视频数据按照视频分量种类Y、Cb、Cr写入各自视频缓冲队列,并将缓冲队列中的视频分量按照平面格式组成视频行写入SRIO发送缓冲队列;步骤(2)、FPGA采用流写SWRITE事务将视频数据写入DSP外部存储器中的视频缓冲区,一帧视频数据写入完成后FPGA采用门铃DOORBELL事务通知DSP,DSP进入中断处理该帧视频数据;步骤(3)、一帧视频数据处理结束后,DSP采用DOORBELL事务通知FPGA,FPGA采用读操作NREAD事务读取DSP视频缓冲区中的视频数据;步骤(4)、FPGA读取的视频数据按照平面格式组成视频行写入SRIO接收缓冲队列,SRIO接收缓冲队列中视频数据按照视频分量种类写入各自视频缓冲队列,等待输出;所述SRIO传输方法中仅采用三种SRIO事务,SWRITE、NREAD和DOORBELL事务,SWRITE和NREAD事务用于收发视频数据,DOORBELL事务用于FPGA与DSP间同步SRIO视频数据传输;三种事务操作控制如下:(1)SWRITE事务以TxFifo中数据量为触发条件,当TxFifo中数据多于一行数据量时,即组织SWRITE事务完成一行视频数据发送;(2)DOORBELL事务以发送视频数据量为触发条件,当成功发送一帧视频数据时,即组织DOORBELL事务通知DSP,解除该帧视频缓冲区读写锁;(3)NREAD事务以IRESP模块中的SRIO接收缓冲区RxFifo中数据量和DSP的DOORBELL事务通知为触发条件,当DSP解锁一帧处理后视频缓冲区后,并且RxFifo中有多于一行的剩余空间,即组织NREAD事务完成一行视频数据的读取;另外,三种事务发送优先级由高到低分别为NREAD、DOORBELL和SWRITE事务;当NREAD事务发出后,DSP的SRIO硬件接口就开始组织响应数据包,响应数据包数据量大,时间紧迫程度高,需要尽早开始响应数据包组织,同时NREAD和DOORBELL事务占用发送周期少,因此NREAD发送优先级最高;DSP收到DOORBELL事务后解锁视频缓冲区,能够尽早开始DSP视频处理工作,因此DOORBELL优先级高于SWRITE事务。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京航空航天大学,未经北京航空航天大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410171457.9/,转载请声明来源钻瓜专利网。
- 上一篇:编码方法、编码器、屏幕共享设备及系统
- 下一篇:一种会计凭证装订夹