[发明专利]一种制作平面型VDMOS的方法及平面型VDMOS有效
申请号: | 201410020455.X | 申请日: | 2014-01-16 |
公开(公告)号: | CN104795327B | 公开(公告)日: | 2017-12-15 |
发明(设计)人: | 马万里 | 申请(专利权)人: | 北大方正集团有限公司;深圳方正微电子有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78 |
代理公司: | 北京路浩知识产权代理有限公司11002 | 代理人: | 李迪 |
地址: | 100871 北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明揭示了一种制作平面型VDMOS的方法,其特征在于,该方法包括以下步骤提供衬底;在衬底上开始生长外延层,同时开始以预定的掺杂浓度进行掺杂;在生长外延层处于预定的厚度区间期间,增大掺杂浓度;在生长外延层超出预定的厚度区间之后,恢复到预定的掺杂浓度进行掺杂,完成外延层的生长;在外延层上制作平面型VDMOS的其他结构,完成平面型VDMOS的制作。本发明在制作平面型VDMOS时,省去了专门制作外延层低电阻区域的离子注入掺杂工艺和高温退火驱入工艺,降低了工艺复杂程度,节约了制造成本。本发明还揭示了一种平面型VDMOS。 | ||
搜索关键词: | 一种 制作 平面 vdmos 方法 | ||
【主权项】:
一种制作平面型VDMOS的方法,其特征在于,该方法包括以下步骤:步骤S1:提供衬底;步骤S2:在衬底上开始生长外延层,同时开始以预定的掺杂浓度进行掺杂;步骤S3:在生长外延层处于预定的厚度区间期间,增大掺杂浓度;步骤S4;在生长外延层超出预定的厚度区间之后,恢复到预定的掺杂浓度进行掺杂,完成外延层的生长;步骤S5:在外延层上制作平面型VDMOS的其他结构,完成平面型VDMOS的制作;其中,所述衬底为N型衬底,所述外延层为N型外延层,所述掺杂为N掺杂,所述预定的厚度区间处于所述平面型VDMOS的P‑体区的深度的三分之二到三分之一处,或者所述衬底为P型衬底,所述外延层为P型外延层,所述掺杂为P掺杂,所述预定的厚度区间处于所述平面型VDMOS的N‑体区的深度的三分之二到三分之一处。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北大方正集团有限公司;深圳方正微电子有限公司,未经北大方正集团有限公司;深圳方正微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410020455.X/,转载请声明来源钻瓜专利网。
- 上一篇:半导体器件及其制造方法
- 下一篇:制造发光装置的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造