[发明专利]可再构成的半导体装置有效
| 申请号： | 201380018634.3 | 申请日： | 2013-02-14 |
| 公开（公告）号： | CN104205640B | 公开（公告）日： | 2017-03-22 |
| 发明（设计）人： | 佐藤正幸;佐藤幸志 | 申请（专利权）人： | 太阳诱电株式会社 |
| 主分类号： | H03K19/177 | 分类号： | H03K19/177;H01L21/82 |
| 代理公司： | 北京律盟知识产权代理有限责任公司11287 | 代理人： | 路勇 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的课题在于以标准制程制造且可将存储胞单元用作同步型存储器，而无需成本较高的半导体设计。本发明提供一种半导体装置，包括构成阵列且互相连接的多个逻辑部，各逻辑部包含第1及第2存储胞单元对，各第1及第2存储胞单元如果要写入以将由多个地址特定的输入值的逻辑运算输出至数据线的方式构成的真值表数据，则作为逻辑要素而动作，或者如果要写入以将由某个地址特定的输入值输出至连接于其他存储胞单元的地址的数据线的方式构成的真值表数据，则作为连接要素而动作，在第1存储胞单元的后段具有与时钟同步的顺序电路，且逻辑部在每个存储胞单元对中具有选择部，该选择部按照动作切换信号对第1或第2存储胞单元选择性地输出地址。 | ||
| 搜索关键词： | 构成 半导体 装置 | ||
【主权项】：
一种半导体装置，其特征在于：是可再构成的半导体装置；且包括构成阵列并且互相连接的多个逻辑部；所述各逻辑部包括第1及第2存储胞单元对；所述各第1及第2存储胞单元如果要写入以将由多个地址特定的输入值的逻辑运算输出至数据线的方式构成的真值表数据，则作为逻辑要素进行动作，及/或如果要写入以将由某个地址特定的输入值输出至连接于其他存储胞单元的地址的数据线的方式构成的真值表数据，则作为连接要素进行动作；在所述第1存储胞单元的后段具有与时钟同步的顺序电路；且所述逻辑部还在每个第1及第2存储胞单元对中具有选择部，该选择部按照动作切换信号对所述第1或第2存储胞单元选择性地输出地址。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于太阳诱电株式会社，未经太阳诱电株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201380018634.3/，转载请声明来源钻瓜专利网。
- 上一篇：异构网络中的自适应UL-DL TDD配置
- 下一篇：共射共基电路
