[发明专利]驱动非易失性半导体装置的方法

摘要

发明的驱动非易失性半导体装置的方法，分别向源电极(15)、漏电极(16)及下部栅电极膜(12)施加电压Vs、Vd及V3，同时，在比使强电介质膜(13)所包含的所有极化反转所需的期间短的期间内，分别向第1上部栅电极(17a)及第2上部栅电极(17b)施加脉冲电压V1及V2，以使得宽度WRL1及宽度WRL2变大且宽度WRH变小。脉冲电压V1及V2的绝对值小于使强电介质膜(13)所包含的所有极化反转所需的电压的绝对值。电压Vs、Vd及V3、脉冲电压V1及V2满足Vs、Vd、V3>V1、V2的关系。

主权项

一种驱动非易失性半导体装置的方法，包括以下工序：准备所述非易失性半导体装置的工序a，其中，所述非易失性半导体装置具备：下部栅电极膜、强电介质膜、半导体膜、源电极、漏电极、第1上部栅电极及第2上部栅电极，所述下部栅电极膜、所述强电介质膜及所述半导体膜按照该顺序依次被层叠，所述源电极、所述漏电极、所述第1上部栅电极及所述第2上部栅电极形成在所述半导体膜上，Z方向表示所述下部栅电极膜、所述强电介质膜及所述半导体膜的层叠方向，俯视时，所述源电极及所述漏电极沿着X方向相互对置，俯视时，所述第1上部栅电极及所述第2上部栅电极沿着Y方向相互对置，所述X方向及所述Y方向相互正交，所述X方向及所述Y方向都与所述Z方向正交，高电阻区域、第1低电阻区域及第2低电阻区域形成在所述半导体膜内，俯视时，所述高电阻区域沿着所述Y方向具有宽度WRH，俯视时，所述第1低电阻区域沿着所述Y方向具有宽度WRL1，俯视时，所述第2低电阻区域沿着所述Y方向具有宽度WRL2，所述宽度WRH的值在0以上，所述宽度WRL1的值在0以上，所述宽度WRL2的值在0以上，俯视时，所述高电阻区域、所述第1低电阻区域及所述第2低电阻区域被夹在所述第1上部栅电极与所述第2上部栅电极之间，俯视时，所述第1低电阻区域被夹在所述第1上部栅电极与所述高电阻区域之间，俯视时，所述第2低电阻区域被夹在所述第2上部栅电极与所述高电 阻区域之间，俯视时，所述高电阻区域被夹在所述第1低电阻区域与所述第2低电阻区域之间；分别向所述源电极、所述漏电极及所述下部栅电极膜施加电压Vs、电压Vd及电压V3，同时，在比使所述强电介质膜所包含的所有极化反转所需的期间更短的期间T1内，分别向所述第1上部栅电极及所述第2上部栅电极施加脉冲电压V1及V2，以使得所述宽度WRL1及所述宽度WRL2的值变大且所述宽度WRH的值变小的工序b，其中，所述脉冲电压V1的绝对值小于使所述强电介质膜所包含的所有极化反转所需的电压的绝对值，所述脉冲电压V2的绝对值小于使所述强电介质膜所包含的所有极化反转所需的电压的绝对值，所述电压Vs、所述电压Vd、所述电压V3、所述脉冲电压V1及所述脉冲电压V2满足以下的关系I，Vs、Vd、V3>V1、V2(I)，反复进行n次所述工序b直到所述源电极及所述漏电极间的电阻值成为预先确定的电阻值以下为止的工序c，其中n表示2以上的整数。