[实用新型]一种集成电路芯片的latch-up保护结构

摘要

本实用新型公开了一种集成电路芯片的latch-up保护结构，包括芯片的内部电路以及与内部电路相连的驱动电路，所述驱动电路包括P型衬底，NMOS管以及PMOS管，NMOS管置于P型衬底上，P型衬底上设有N阱，所述PMOS管置于N阱中，所述PMOS管与N阱之间设有第一隔离层，所述NMOS管与P型衬底之间设有第二隔离层，所述第一隔离层与N阱之间设有第一保护环，第二隔离层与P型衬底之间设有第二保护环。本实用新型的NMOS管和PMOS管的衬底中设有ESD1DM隔离层，加强了漏极扩散区与衬底的隔离；NMOS管与PMOS管之间设有保护环，能够达到切断芯片中寄生SCR的电流路径的目的。

主权项

一种集成电路芯片的latch‑up保护结构，包括芯片的内部电路以及与内部电路相连的驱动电路，所述驱动电路包括P型衬底，NMOS管以及PMOS管，NMOS管置于P型衬底上，P型衬底上设有N阱，所述PMOS管置于N阱中，其特征在于：所述PMOS管与N阱之间设有第一隔离层，所述NMOS管与P型衬底之间设有第二隔离层。