[发明专利]测试结构的形成方法

摘要

本发明提供一种测试结构的形成方法，在层间介质层表面形成第一掩模，第一掩模具有梳状的第一空隙和蛇形的第二空隙；对所述第一掩模以及第一掩模下的层间介质层进行干法刻蚀，形成沟槽，所述沟槽包括梳状的第一沟槽和蛇形的第二沟槽；在所述沟槽中形成梳状的第一引线和蛇形的第二引线。由于所述第一掩模第一空隙和第二空隙为通过对层间介质层上的各个膜层进行包括外延工艺、侧墙形成等步骤而形成，而梳状的第一空隙和蛇形的第二空隙的尺寸可由相应膜层的厚度决定或进行调整，膜层厚度的均匀性及控制性比采用曝光方法对图形尺寸的均匀性和控制性更好更精确，所以采用这种方法可以形成线宽、间距更小、引线间分布更均匀的测试结构。

主权项

一种测试结构的形成方法，其特征在于，包括：提供衬底；在所述衬底上形成层间介质层；在所述层间介质层表面依次形成第一介电层、第一半导体层、第二介电层、第二半导体层；在所述第二半导体层表面形成硬掩模层，以硬掩模层为掩模图形化所述第二半导体层，形成相对设置的条状半导体层和梳状半导体层，且梳状半导体层的梳齿朝向条状半导体层；在梳状半导体层朝向条状半导体层的侧壁上形成第一半导体侧墙；去除梳状半导体层、条状半导体层与第一半导体侧墙露出的第二介电层，直至露出第一半导体层；在露出的第一半导体层上形成侧墙材料层，使所述侧墙材料层填充于条状半导体层和梳状半导体层的第一半导体侧墙之间；去除位于梳状半导体层的梳齿之间、条状硅层与梳状半导体层之间的部分侧墙材料层和部分第一半导体层，直至露出第一介电层，保留位于梳状半导体层的第一半导体侧墙上的侧墙材料层，形成第二半导体侧墙，还保留位于条状半导体层侧壁的侧墙材料层，以形成第三半导体侧墙；去除第一半导体侧墙直至露出第二介电层，所述硬掩模层、条状半导体层、梳状半导体层、第二半导体侧墙、剩余的第一介电层以及第二介电层构成第一掩模，所述第一掩模具有第三半导体侧墙、第二半导体侧墙和第一介电层围成的梳状第一空隙，还具有第二半导体侧墙、梳状半导体层和第二介电层围成的蛇形第二空隙；以第一掩模为掩模去除第一空隙和第二空隙对应的部分第二介电层和部分第一介电层，以形成由剩余第一介电层构成的第二掩模；以所述第二掩模对所述层间介质层进行刻蚀，在所述层间介质层中形成沟槽，所述沟槽包括梳状的第一沟槽和蛇形的第二沟槽；在所述沟槽中形成梳状的第一引线和蛇形的第二引线。