[发明专利]堆叠型电容器的制造方法有效
申请号: | 201310739919.8 | 申请日: | 2013-12-24 |
公开(公告)号: | CN104716019A | 公开(公告)日: | 2015-06-17 |
发明(设计)人: | 洪海涵;林奕忍 | 申请(专利权)人: | 华亚科技股份有限公司 |
主分类号: | H01L21/02 | 分类号: | H01L21/02 |
代理公司: | 北京康信知识产权代理有限责任公司 11240 | 代理人: | 余刚;李静 |
地址: | 中国*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明披露一种堆叠型电容器的制造方法,其特点是在完全移除牺牲层的步骤之前,先形成一下电极以及位于该下电极的外侧表面的上电极,并且在完全移除牺牲层的步骤之后,再进一步形成该下电极的内侧表面的上电极。藉此,电容器的电极结构于所有工艺步骤中,均能维持相当优异的结构强度,达到提升良率的目的。 | ||
搜索关键词: | 堆叠 电容器 制造 方法 | ||
【主权项】:
一种堆叠型电容器的制造方法,其特征在于,所述制造方法包括以下步骤:在一基板上形成一堆叠结构,所述堆叠结构具有一位于所述基板的上方的牺牲层;在所述堆叠结构中形成多个深沟槽,所述深沟槽的底端暴露出所述基板的部分表面;在所述深沟槽的内壁面及所述基板的暴露表面上形成一下电极层;在所述堆叠结构上连续形成一第一介电层及一第一上电极层,其中所述第一介电层进一步沉积于所述深沟槽中以覆盖所述下电极层的一外表面,且所述第一上电极层进一步沉积于所述深沟槽中以覆盖所述第一介电层;选择性地蚀刻所述第一上电极层、所述第一介电层及所述下电极层,以形成多个暴露出所述牺牲层的开口;及完全移除所述堆叠结构的牺牲层,以暴露出所述下电极层的一内表面,且所述下电极层之间还形成有多个蚀刻空间。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华亚科技股份有限公司;,未经华亚科技股份有限公司;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310739919.8/,转载请声明来源钻瓜专利网。
- 上一篇:芯片厚度减薄至60~100μm的方法
- 下一篇:大电流插座配套断路器
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造