[发明专利]一种减少键合空洞的图形化方法有效
| 申请号： | 201310453690.1 | 申请日： | 2013-09-29 |
| 公开（公告）号： | CN103500708A | 公开（公告）日： | 2014-01-08 |
| 发明（设计）人： | 许并社;关永莉;徐小红;李天保;马淑芳;韩蕊蕊;贾虎生 | 申请（专利权）人： | 山西飞虹微纳米光电科技有限公司;太原理工大学 |
| 主分类号： | H01L21/3205 | 分类号： | H01L21/3205 |
| 代理公司： | 太原科卫专利事务所(普通合伙) 14100 | 代理人： | 朱源 |
| 地址： | 041600 山*** | 国省代码： | 山西;14 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及半导体器件制造技术，具体是一种减少键合空洞的图形化方法。本发明解决了现有晶片键合技术易产生键合空洞和过大热应力的问题。一种减少键合空洞的图形化方法，该方法是采用如下步骤实现的：（1）选取GaAs衬底；在GaAs衬底上生长N-GaAs层；在N-GaAs层上生长量子阱层；在量子阱层上生长P-GaP层；（2）在P-GaP层上制作电流扩散层；（3）在电流扩散层上制作欧姆接触层；（4）采用光刻法在欧姆接触层上制作图形；（5）选取基板；在基板上制作材料键合层；（6）在材料键合层上制作材料反射层；（7）将材料反射层与欧姆接触层进行键合；（8）采用化学腐蚀法去掉GaAs衬底。本发明适用于半导体器件的制造。 | ||
| 搜索关键词： | 一种 减少 空洞 图形 方法 | ||
【主权项】：
一种减少键合空洞的图形化方法，其特征在于：该方法是采用如下步骤实现的：（1）选取GaAs衬底；在GaAs衬底上生长N‑GaAs层；在N‑GaAs层上生长量子阱层；在量子阱层上生长P‑GaP层；（2）在P‑GaP层上制作电流扩散层；（3）在电流扩散层上制作欧姆接触层；（4）采用光刻法在欧姆接触层上制作图形；（5）选取基板；在基板上制作材料键合层；（6）在材料键合层上制作材料反射层；（7）将材料反射层与欧姆接触层进行键合；（8）采用化学腐蚀法去掉GaAs衬底。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于山西飞虹微纳米光电科技有限公司;太原理工大学，未经山西飞虹微纳米光电科技有限公司;太原理工大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310453690.1/，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置
- 下一篇：一种环保阻燃聚氨酯发泡材料
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
