[发明专利]用于先进后端工艺线互连的组合大马士革和减薄金属刻蚀的系统及方法无效
申请号: | 201310433537.2 | 申请日: | 2013-09-16 |
公开(公告)号: | CN103915375A | 公开(公告)日: | 2014-07-09 |
发明(设计)人: | J·H·张;L·A·克莱文杰;C·拉登斯;徐移恒;W·克利迈耶;C·戈德堡 | 申请(专利权)人: | 意法半导体公司;国际商业机器公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L23/522;H01L23/528 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华;张宁 |
地址: | 美国得*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 通过组合大马士革工艺和减薄金属刻蚀来将金属互连形成在集成电路中。在电介质层中形成宽沟槽。在宽沟槽中沉积导电材料。在导电材料中刻蚀沟槽,以限定多个金属插塞,每个金属插塞包括被宽沟槽暴露出的相应的金属迹线。 | ||
搜索关键词: | 用于 先进 后端 工艺 互连 组合 大马士革 金属 刻蚀 系统 方法 | ||
【主权项】:
一种方法,包括:在衬底上形成第一金属迹线和第二金属迹线;在所述第一金属迹线和所述第二金属迹线之上形成金属间电介质层;通过刻蚀所述金属间电介质层来形成暴露所述第一金属迹线和所述第二金属迹线的第一沟槽;在所述第一金属迹线和所述第二金属迹线上的所述第一沟槽中沉积第一导电材料;以及通过刻蚀所述第一导电材料在所述第一金属层中形成第二沟槽,所述第二沟槽通过所述第一导电材料限定第一导电插塞和第二导电插塞,所述第一导电插塞电连接至所述第一金属迹线,所述第二导电插塞电连接至所述第二金属迹线并且与所述第一导电插塞电隔离。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体公司;国际商业机器公司,未经意法半导体公司;国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310433537.2/,转载请声明来源钻瓜专利网。
- 上一篇:光电封装体及其制造方法
- 下一篇:一种保温瓶内胆用抗热冲击玻璃及其制备方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造