[发明专利]一种制作嵌入式闪存的方法有效
| 申请号： | 201310335564.6 | 申请日： | 2013-08-02 |
| 公开（公告）号： | CN104347516B | 公开（公告）日： | 2017-06-13 |
| 发明（设计）人： | 陈建奇 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L27/11517 | 分类号： | H01L27/11517 |
| 代理公司： | 北京市磐华律师事务所11336 | 代理人： | 董巍,高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种制作嵌入式闪存的方法，包括，提供半导体衬底，所述半导体衬底具有闪存单元区域和逻辑电路区域；在所述半导体衬底上依次形成第一多晶硅层和第二多晶硅层；去除所述逻辑电路区域中的所述第一多晶硅层和所述第二多晶硅层；在所述半导体衬底上依次形成第三多晶硅层和牺牲层；去除所述闪存单元区域中的所述牺牲层；采用平坦化工艺去除所述闪存单元区域中的所述第三多晶硅层；去除所述逻辑电路区域中残留的所述牺牲层。本发明提出了一种新型的嵌入式闪存存储器的多晶硅栅极的制作工艺，以提高嵌入式闪存的整体的性能和嵌入式闪存的良品率。 | ||
| 搜索关键词： | 一种 制作 嵌入式 闪存 方法 | ||
【主权项】：
一种制作嵌入式闪存的方法，包括：提供半导体衬底，所述半导体衬底具有闪存单元区域和逻辑电路区域；在所述半导体衬底上依次形成第一多晶硅层和第二多晶硅层，所述闪存单元区域中的所述半导体衬底和所述第一多晶硅层之间还形成有浮置栅极和栅极介电层；在所述第二多晶硅层上形成图案化的光刻胶层；根据所述图案化的光刻胶层去除所述逻辑电路区域中的所述第一多晶硅层和所述第二多晶硅层；去除所述图案化的光刻胶层；在所述半导体衬底上依次形成第三多晶硅层和牺牲层；去除所述闪存单元区域中的所述牺牲层；采用平坦化工艺去除所述闪存单元区域中的所述第三多晶硅层；去除所述逻辑电路区域中残留的所述牺牲层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310335564.6/，转载请声明来源钻瓜专利网。
- 上一篇：表面硬化钢
- 下一篇：用于产生(R)-3-奎宁环醇的生物催化方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
