[发明专利]一种U型沟槽的制造方法有效
申请号: | 201310081961.5 | 申请日: | 2013-03-14 |
公开(公告)号: | CN103178014A | 公开(公告)日: | 2013-06-26 |
发明(设计)人: | 景旭斌;李芳;刘文燕 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L21/762 |
代理公司: | 上海申新律师事务所 31272 | 代理人: | 竺路玲 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明一般涉及CMOS半导体器件制造工艺,更确切的说,涉及一种U型沟槽的制造方法,包括以下步骤:沉积一氧化硅层覆盖所述多晶硅栅极的表面及所述硅基板暴露的上表面,去除位于所述硅基板暴露上表面的氧化硅层并于多晶硅栅极表面形成一阻挡层;步骤S2、进行图形化离子注入工艺,于所述硅基板中形成多个掺杂硅区;步骤S3、刻蚀所述掺杂硅区,形成U型硅沟槽后,去除所述阻挡层。本发明在U型槽形成过程中很好的保护硅基板和多晶硅栅极,在所需刻蚀的U型槽掺杂了高剂量离子,然后用热磷酸进行湿法刻蚀极大加快了刻蚀速率,提升了生产效率,同时还可通过控制注入离子量来控制沟槽的深度。 | ||
搜索关键词: | 一种 沟槽 制造 方法 | ||
【主权项】:
一种U型硅沟槽的制造方法,应用于具有多晶硅栅极的半导体结构上,所述半导体结构包括硅基板和多个多晶硅栅极,所述多晶硅栅极位于所述硅基板的上表面,其特征在于,包括以下步骤:步骤S1、沉积一层氧化硅层覆盖所述多晶硅栅极表面及所述硅基板暴露的上表面,去除位于所述硅基板暴露上表面的氧化硅层,于所述多晶硅栅极的表面形成阻挡层;步骤S2、进行图形化离子注入工艺,于所述硅基板中形成多个掺杂硅区;步骤S3、刻蚀所述掺杂硅区,形成U型硅沟槽后,去除所述阻挡层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310081961.5/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造