[发明专利]SiGe体区纵向1T-DRAM器件及其制造方法

摘要

本发明提供了一种基于SiGe能带工程的纵向纳米柱1T‑DRAM器件和阵列，采用了纵向的纳米柱晶体管，使用外延形成的叠层分别为沟道区和漏区，对沟道区和漏区的设计提供了大的空间，这对于1T‑DRAM性能的提升提供很多实施方案；同时，纵向晶体管的结构有利于SiGe沟道区的集成，采用外延SiGe做为沟道区，利用SiGe与Si价带的差，在沟道区制造了空穴的势阱，能有效提高1T‑DRAM的读取1状态与读取0状态间的电流差。

主权项

1.一种半导体器件制造方法，用于制造1T‑DRAM单元阵列，其中，包括如下步骤：步骤1，在半导体衬底上形成N+掺杂层作为晶体管的源极区域；步骤2，在所述半导体衬底上外延形成SiGe层；步骤3，使用第一层掩膜版，刻蚀所述SiGe层，形成SiGe纳米柱作为晶体管的沟道区域；步骤4，沉积Si帽层；步骤5，沉积第一层间介质层；步骤6，使用第二层掩膜版，对所述第一层间介质层进行刻蚀；步骤7，依次沉积高K栅介质材料层和金属栅极材料层；步骤8，采用CMP工艺，除去部分所述第一层间介质层、所述高K栅介质材料层和所述金属栅极材料层，直至暴露出所述Si帽层的上表面，剩余的所述金属栅极材料层形成为金属栅极也即字线；步骤9，在暴露的所述Si帽层的上表面进行选择性外延，形成Si外延层；步骤10，对部分所述Si外延层进行热氧化处理；步骤11，淀积第二层间介质层；步骤12，采用CMP工艺，除去部分所述第二层间介质层，直至暴露出所述Si外延层的上表面；步骤13，沉积第一金属布线层，使用第三层掩膜版进行图案化，从而形成位线。