[实用新型]抗辐照的三模冗余电路结构

摘要

本实用新型提供了一种抗辐照的三模冗余电路结构，将电路的组合逻辑电路和时序逻辑电路都复制为三份，在三个时序逻辑电路之后添加表决器，让电路的每段路径都变成三份。另外在每段路径中都添加表决器，希望通过冗余路径和表决器所组成的结构，将单粒子故障消除在每级路径中。本实用新型的优点是：利用冗余的模块去屏蔽已发生故障对整个电路的影响。而且三模冗余电路结构可借助相关脚本生成，提高了电路设计的效率，同时使整个电路的抗辐照性能得到极大提升。

主权项

抗辐照的三模冗余电路结构，包括输入端口、输出端口、时钟复位端口、组合逻辑电路、D触发器单元和输出D触发器单元，其特征在于：所述组合逻辑电路、D触发器单元和输出D触发器单元为将原电路的组合逻辑电路、D触发器单元和输出D触发器单元复制三份得到的三路组合逻辑电路、三个D触发器单元和三个输出D触发器单元；所述输入端口连接三路组合逻辑电路的输入端，三路组合逻辑电路的输出端分别连接三个D触发器单元的D输入端，每个D触发器单元的Q端都与三个表决器的输入端相连；三个表决器的输出依旧分别输入给各自的组合逻辑电路；时钟和复位信号也同样复制成三路，通过时钟复位端口连接D触发器单元和输出D触发器单元的时钟复位输入端；最终的三路逻辑输出连接到输出表决器，输出表决器连接到所述输出端口，所述最终的三路逻辑输出包括两部分：三路组合逻辑电路的直接输出通过第一输出表决器连接到第一输出端口，三路组合逻辑电路分别经三个输出D触发器单元的输出通过第二输出表决器连接到第二输出端口；所述三个表决器和输出表决器的输入输出逻辑为：三个输入信号中有两个或以上为1时，输出为1，有一个或以下为1时输出为0。