[发明专利]相位内插装置以及相位内插方法有效
| 申请号： | 201210268805.5 | 申请日： | 2012-07-31 |
| 公开（公告）号： | CN103580657A | 公开（公告）日： | 2014-02-12 |
| 发明（设计）人： | 翁孟泽 | 申请（专利权）人： | 晨星软件研发（深圳）有限公司;晨星半导体股份有限公司 |
| 主分类号： | H03K5/15 | 分类号： | H03K5/15 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 陈亮 |
| 地址： | 518057 广东省深圳市南山区高新*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及相位内插装置，包含：第一信号产生电路，用以产生具有第一相位的第一信号；第三信号产生电路，用以产生具有第二相位的第三信号；第四/第五信号产生电路，在第一模式下产生具有第三相位的第四信号，并在第二模式下不产生该第四信号而产生具有该第二相位的第五信号；以及相位内插器，在该第一模式下不以该第四信号产生内插信号，而在该第二模式下以该第一信号、该第三信号以及该第五信号产生该内插信号。 | ||
| 搜索关键词： | 相位 内插 装置 以及 方法 | ||
【主权项】：
一种相位内插装置，包含：一第一信号产生电路，用以产生具有一第一相位的一第一信号；一第三信号产生电路，用以产生具有一第二相位的一第三信号；一第四/第五信号产生电路，在一第一模式下产生具有一第三相位的一第四信号，并在一第二模式下不产生该第四信号而产生具有该第二相位的一第五信号；以及一相位内插器，在该第一模式下不以该第四信号产生一内插信号，而在该第二模式下以该第一信号、该第三信号以及该第五信号产生该内插信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于晨星软件研发（深圳）有限公司;晨星半导体股份有限公司，未经晨星软件研发（深圳）有限公司;晨星半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210268805.5/，转载请声明来源钻瓜专利网。
- 上一篇：交通信息的处理方法及装置
- 下一篇：蓝牙抄表器
- 同类专利
- 一种相位内插器及相位内插器的控制器-201610848461.3
- 杨金达;黄庆;林敬新 - 华为技术有限公司
- 2016-09-23 - 2019-06-18 - H03K5/15
- 本发明的实施例提供一种相位内插器及相位内插器的控制器，涉及电子技术领域，能够简化相位内插器的电路结构并降低静态功耗。相位内插器，包括：第一场效应晶体管、第二场效应晶体管，其中所述第一场效应晶体管的栅极连接至第一电压端，所述第一电压端输入第一控制电压；所述第二场效应晶体管的栅极连接至第二电压端，所述第二电压端输入第二控制电压；第一场效应晶体管的源极连接所述第二场效应晶体管的源极并连接信号输出端，所述第一场效应晶体管的漏极输入第一时钟信号，所述第二场效应晶体管输入第二时钟信号，所述第一时钟信号与所述第二时钟信号相互正交，所述第一控制电压与所述第二控制电压关于预设电压值对称。
- 信号驱动器电路和使用该信号驱动器电路的半导体装置-201810940804.8
- 郑海康 - 爱思开海力士有限公司
- 2018-08-17 - 2019-06-07 - H03K5/15
- 信号驱动器电路包括第一反相驱动器、第二反相驱动器和加重驱动器。第一反相驱动器被配置为接收第一信号，并通过反相驱动第一信号来输出第二信号。第二反相驱动器被配置为接收第二信号，并通过反相驱动第二信号来输出第三信号。加重驱动器被配置为接收第三信号，反相驱动第三信号，并将已反相驱动的信号组合到第一信号。
- 一种多路时钟分发电路及电子设备-201610822650.3
- 杨金达;周立人 - 华为技术有限公司
- 2016-09-13 - 2019-03-05 - H03K5/15
- 本申请实施例公开了一种多路时钟分发电路及电子设备，能够提高多路时钟中各路时钟的相位匹配度。该多路时钟分发电路包括电源，第一开关，以及至少两个时钟分发子电路；其中，每个时钟分发子电路的第一端均与电源连接，每个时钟分发子电路的第二端均与第一开关的第一端连接，第一开关的第二端接地；每个时钟分发子电路均包括：第二开关，第三开关以及电容；电容的第一端经第二开关与电源连接且经第三开关与第一开关的第一端连接，电容的第二端接地；电容的第一端用于作为多路时钟分发电路的输出端；第一开关的导通和断开由第一时钟信号控制，第二开关的导通和断开由第二时钟信号控制，第三开关的导通和断开由第三时钟信号控制。
- 自我校准的多相位时脉电路及其方法-201610405712.0
- 林嘉亮 - 瑞昱半导体股份有限公司
- 2016-06-08 - 2019-01-25 - H03K5/15
- 本公开提供一种自我校准的多相位时脉电路及其方法。该多相位时脉电路包含：一相位调整电路用来接收一原始N相位时脉以及依据一第一调整信号输出一校准N相位时脉，其中该原始N相位时脉包含周期相同但相位不同的N个原始时脉，该校准N相位时脉包含N个校准时脉，该N为大于1的整数；一时脉多工电路用来接收该N个校准时脉以及依据一多工控制信号输出一第一输出时脉与一第二输出时脉；一时间至数字转换器用来接收该第一输出时脉与该第二输出时脉以及输出一数字码；以及一校准控制器用来接收该数字码以及依据一模式选择信号输出该第一调整信号。本公开可以确保该多相位时脉在时序上被准确的摆置。
- 一种产生两路延时的单延时链电路-201810419782.0
- 冯博;梁福田;王鑫喆;朱晨曦;朱宇龙;金革 - 中国科学技术大学
- 2018-05-04 - 2018-09-21 - H03K5/15
- 本发明公开了一种产生两路延时的单延时链电路，包括：延时链主链、第一缓冲电路、第二缓冲电路、第一选择器与第二选择器；其中：延时链主链的奇数输出端均与第一缓冲电路的输入端连接，延时链主链的偶数输出端均与第二缓冲电路的输入端连接；第一缓冲电路的输出端与第一选择器的输入端连接，第二缓冲电路的输出端与第二选择器的输入端连接；第一选择器对第一缓冲电路的输出信号进行选通，第二选择器对第二缓冲电路的输出信号进行选通；第一选择器与第二选择器的输出即为延时链电路的两路输出。该电路通过在一条延时链上抽出两路相位相反的延时信号，代替了传统的两条相同延时链的电路，从而使两路延时信号的相对延时更加精确。
- 两相切换式电容器快闪式ADC-201480003826.1
- 文森特·奎奎姆普瓦 - 密克罗奇普技术公司
- 2014-02-20 - 2018-09-18 - H03K5/15
- 本发明揭示一种用于切换式电容器模/数转换器的输入级，其具有接收输入电压的差分电压输入、接收斩波参考电压的差分参考电压输入、共用电压连接及差分输出。一对输入电容器耦合在所述差分电压输入与所述差分输出之间，且一对参考电容器耦合在所述差分参考电压输入之间。通过第一相及第二相控制切换单元，所述切换单元可操作以：在第一相期间，将所述输入电容器的第一端子与所述共用电压连接相连接且将所述参考电容器的所述第一端子与反相差分电压参考相耦合；及在第二相期间，将所述输入电容器的所述第一端子与所述差分输入电压相连接且将所述参考电容器的所述第一端子与所述非反相差分电压参考相耦合。
- 带有动态分配旁路模式的时钟生成系统-201380077018.5
- A·费尔德曼;N·库尔德;M·内登格尔德;V·格罗斯尼克尔;P·莫萨利坎特 - 英特尔公司
- 2013-06-28 - 2018-08-14 - H03K5/15
- 在某些实施例中，提供了紧回路模式，其中，在起始频率锁定阶段，可以绕过时钟分配电路的大部分，如果不是全部的话。
- 一种双路输出频率可调时钟信号发生器-201721777045.5
- 栗伟周;殷志锋;李瑞华;葛新锋 - 许昌学院
- 2017-12-11 - 2018-08-10 - H03K5/15
- 一种双路输出频率可调时钟信号发生器包括占空比电压转换电路、延迟振荡电路。两路可实现占空比动态缩放的差分信号分别从占空比电压转换电路的两个输入端输入，并转化为两路压控信号输出。两路压控信号分别输入延迟振荡电路的控制端，并最终输出两路频率相同的时钟信号。通过对输入差分信号进行占空比缩放，可改变时钟信号发生器的输出信号频率。本实用新型的双路压控结构使其输出的时钟频率信号更加高效且精准。针对电路系统对不同频率时钟信号的需求，本实用新型通过缩放输入差分信号的占空比，可在较宽频率范围内输出时钟信号。
- 具有时钟驱动电路的测量仪器-201310015260.1
- 曾磊;王悦;王铁军;李维森 - 北京普源精电科技有限公司
- 2013-01-16 - 2018-07-13 - H03K5/15
- 本发明提供一种具有时钟驱动电路的测量仪器，所述时钟驱动电路包括一个时钟输入端，一个增益模块、一个单元门电路模块，所述时钟输入端用于接收一个外部时钟信号，所述增益模块用于对外部时钟信号的电平进行放大或者衰减，得到放大或衰减后的信号，以满足所述单元门电路模块的电平需求，所述单元门电路模块，包括由反相器构成的单元门电路芯片，用于对所述放大或衰减后的信号进行多路分配、电平转换，输出多路时钟信号。本发明通过在测量仪器中采用包括时钟输入端，增益模块和单元门电路模块的小电路来代替现有的集成时钟缓冲器，价格低廉，节约了测量仪器的成本。并且依据不同的单元门电路芯片，输出时钟的路数和时钟频率灵活设定，使用方便。
- 两相非交叠时钟产生电路-201810118872.6
- 张常红;曾隆月 - 深圳骏通微集成电路设计有限公司
- 2018-02-06 - 2018-06-29 - H03K5/15
- 本发明提供了一种两相非交叠时钟产生电路，所述电路包括：用于输入时钟信号的信号输入端，连接输入端以用于调制所述时钟信号以获取第一局部信号的第一时钟电路，连接输入端以用于调制所述时钟信号以获取第二局部信号的第二时钟电路，连接第一时钟电路用于输出第一局部信号的第一输出端，连接第二时钟电路用于输出第二局部信号的第二输出端。本发明叠加线路较少，且一个时钟信号仅经过两次分歧、一次变化之后就输出四个子时钟信号，且四个子时钟信号的输出时延各有不同，在用于控制电路开关的通断方面，能够使节点在同一时刻不受两个电压源的驱动，并且提供提前关断时钟，减小与信号相关的电荷注入效应的影响。
- 小型化低相噪梳状谱发生器-201721451398.6
- 谢标;计君伟;顾小军;邓俊;张旺 - 南京恒电电子有限公司
- 2017-11-03 - 2018-06-05 - H03K5/15
- 本实用新型公开了一种小型化低相噪梳状谱发生器，所述发生器包括壳体、馈电针、信号针；所述电路组件包括前级匹配电路、驱动电路（包含电源滤波电路）、自偏压电路、匹配电路、阶跃电路、谐振电路以及末级匹配电路；所述前级匹配电路的输出端与驱动电路的输入相连；所述匹配电路的输入连接驱动电路的输出；所述匹配电路的输出连接阶跃电路；所述谐振电路设置在阶跃电路和末级匹配电路之间；所述自偏压电路连接阶跃电路的输入接口。体积小、易嵌入式安装、低相噪、端口驻波小、结构通用化程度高。该结构适用于输入频率10‑3000MHz的梳状谱发生器；既可以不加激励电路，也可以包含激励电路，且相位噪声低，相噪恶化量仅1～2dB，优于国内现有技术。
- 用于高频时钟的低噪声计时的状态机-201480010425.9
- S·J·科姆鲁斯奇;Z·久休福维克 - 先进微装置公司
- 2014-02-06 - 2018-04-27 - H03K5/15
- 本公开提供与噪声管理相关的方法、设备和制造技术，所述噪声由集成电路的时钟树中的电容引起。在一些实施方案中，所述方法包括接收将具有第一速率的时钟调整为第二速率的信号；并且响应于接收所述信号，将所述时钟从所述第一速率渐变到所述第二速率，其中所述渐变包括将所述时钟的频率改变为所述第一速率与所述第二速率之间的至少一个第三速率。
- 一种脉冲滤波电路装置-201710909428.1
- 陈安邦;祝靖;张允武 - 科域科技有限公司
- 2017-09-29 - 2018-01-19 - H03K5/15
- 本发明提出了一种脉冲滤波电路装置，包括两条信号通路，通路一和通路二；所述通路一包含第一倒相器单元；所述通路二包含第二倒相器单元；其中，所述第一倒相器单元和第二倒相器单元均有四个端口，分别为第一端口、第二端口、第三端口和第四端口，其中第一端口作为输入端，第二端口作为输出端，第三端口作为第一倒相器单元或第二倒相器单元的固定电位端，第四端口作为第一倒相器单元或第二倒相器单元的浮动电位端。本发明的脉冲滤波电路装置可以消除共模噪声信号，特别是供电电源产生的dV/dt共模噪声，因此电路具有很强的抗dV/dt能力，具有较小的传输延时，同时由于电路结构的简单性，降低了芯片面积，节约了生产成本。
- 一种高精度延时脉冲发生器-201720366270.3
- 张永;何佼;张文韬 - 四川迈迪信息技术有限公司
- 2017-04-10 - 2017-11-17 - H03K5/15
- 本实用新型公开了一种高精度延时脉冲发生器，包括一接收外部触发信号以产生内部触发信号的信号接收单元；延时信号产生单元，其与信号接收单元通信连接、以产生16路延时范围为1ns～1ms的延时信号；与延时信号产生单元通信连接、以输出延时信号的信号输出单元；电源电压单元，其与信号接收单元、延时信号产生单元以及信号输出单元均电连接。采用本实用新型的延时脉冲发生器，延时精度高、范围大，同时集成化程度高。
- 一种基于相差的三模时钟产生电路-201510309684.8
- 张丽娜;赵翠华;娄冕;崔媛媛;张春妹 - 中国航天科技集团公司第九研究院第七七一研究所
- 2015-06-05 - 2017-08-04 - H03K5/15
- 本发明一种能够配置产生不同相差的三模时钟，且当发生SET和SEU单点故障时，可有效对单点故障进行容错的基于相差的三模时钟产生电路；其包括输入端分别连接时钟clk的三路时钟选择电路，三路时钟选择电路分别输出不同相位的三模时钟clk1、clk2和clk3，其中clk2和clk1的相位差与clk3和clk2的相位差相同；时钟选择电路包括选择器，时钟产生逻辑电路和容错电路；选择器的选择端连接相差选择信号delaysel，容错电路的输入端连接时钟产生控制信号ctrl，时钟产生逻辑电路的输入端分别连接选择器的输出端和容错电路的输出端，时钟产生逻辑电路的输出端输出对应的一路三模时钟。
- 用于低功率宽带发射机的基于相位插值的输出波形合成器-201410095500.8
- 裵玄民;尹泰勋;尹钟赫 - 吉高迅-万亿广场韩国有限公司
- 2014-03-14 - 2017-07-07 - H03K5/15
- 本发明的示例性实施例涉及一种用于低功率宽带发射机的基于相位插值的输出波形合成器。为了在发射机设计中实现小区域和低功耗，使用了一种以子速率操作的单级多相多路复用器。所述多相多路复用器包括并联的开漏与非门。在子速率发射机结构中，尽管功耗低，但多相时钟信号中的相位失配显著地降低抖动性，对其广泛的应用来说是一个严重的瓶颈。为了克服这种失配问题，提出了一种基于面积和功耗优化的相位插值器的波形合成方案。
- 相位差调节电路-201620928126.X
- 王春林 - 固纬电子（苏州）有限公司
- 2016-08-24 - 2017-05-31 - H03K5/15
- 本实用新型公开了一种相位差调节电路，包括FPGA芯片、数字信号产生单元、第一D/A转换单元、第二D/A转换单元、第一可调延时单元、第二可调延时单元、相位差检测单元、第一放大整形单元和第二放大整形单元，上述FPGA芯片与数字信号产生单元相连，上述数字信号产生单元与上述第一D/A转换单元、第二D/A转换单元相连，第一可调延时单元与第一D/A转换单元相连，第二可调延时单元与第二D/A转换单元相连，相位差检测单元与第一可调延时单元相连、第二可调延时单元相连，第一放大整形单元与第一可调延时单元相连，第二放大整形单元与第二可调延时单元相连。本实用新型的有益效果为其能够有效调节两路信号的相位差。
- 一种时钟传输切换与快速暂停/重启电路-201611165154.1
- 王湛;石立志;杨兆青;廖春连;曲明;王旭东;范鹏飞;陈明辉 - 中国电子科技集团公司第五十四研究所
- 2016-12-16 - 2017-04-26 - H03K5/15
- 本发明公开了一种时钟传输切换与快速暂停/重启电路，涉及集成电路领域。本发明在现有时钟信号扇出传输电路基础上增加暂停判决模块和传输控制模块，根据暂停判决模块输出的判决信号来正常输出时钟信号或者暂停输出时钟信号，增强了时钟传输过程中的可操控性，依靠对STOP信号的时序控制，可精确控制指定周期信号的传输与暂停，进而实现对传输数据的选择性接收，将无用信号置零；本发明在现有电路基础上增加差分驱动模块和时钟选择模块，时钟选择模块根据时钟选择信号选择差分协议的信号或者单端协议的时钟信号进行输出，扩大了一般时钟传输电路的应用范围，让芯片可以应用于传输各种单端/差分协议时钟信号的需求中。
- 载频单元时钟分配电路-201621147281.4
- 谭涌泉;王家荣;董剑;成鹏;郭承海;李小松 - 无锡安诺信通信技术有限公司
- 2016-10-21 - 2017-04-26 - H03K5/15
- 本实用新型提供了一种载频单元时钟分配电路，包括参考时钟输入选择电路，反相器D3，时钟输出选择电路，以及时钟输出控制电路；反相器D3分别与第一模拟多路复用器D1及第二模拟多路复用器D4的使能信号输入管脚E连接，由参考时钟输入选择电路所输出的两路控制信号，经过反相器D3做反相处理后，由第一模拟多路复用器D1或者第二模拟多路复用器D4择一地通过输出信号线路FC_IN输出时钟信号。通过本实用新型，显著的提高了对载频单元的主控时钟频率的检测效率，有效防止了由于操作失误而导致的误判结果，并可防止由于检测接头反复拔插所导致接口的损坏。
- 半导体装置、电子设备及输出波形失真的改善方法-201210143949.8
- 德本守彦;藤原正勇;三上哲嗣 - 罗姆股份有限公司
- 2012-03-31 - 2017-03-01 - H03K5/15
- 提供能够以简单的结构来改善时钟信号的输出波形失真的半导体装置、电子设备以及输出波形失真的改善方法。该半导体装置输入预定频率的输入时钟信号并输出同一频率的多个时钟信号，包括输入预定频率的输入时钟信号的输入单元，以及对于所述输入时钟信号，通过对所述时钟信号给予用于降低对共用的电源的负荷的规定的延迟时间而使其延迟，从而生成同一频率的多个时钟信号的延迟单元。因此，以简单的结构改善时钟信号的输出波形失真。
- 一种小型化触发脉冲控制器电路-201620808768.6
- 杨侃;朱震星;聂月萍 - 北方电子研究院安徽有限公司
- 2016-07-28 - 2017-02-22 - H03K5/15
- 本实用新型公开了一种小型化触发脉冲控制器电路，触发脉冲信号TT触发单稳态触发器分别输出脉宽为1us的周期信号TT1或脉宽为0.5us的周期信号TT2到脉宽选通电路；脉宽指令IMG2经过光耦隔离生成脉宽选通电路的通道选择信号；开关信号S2经过光耦隔离和延时电路延时后，其输出信号与触发脉冲信号TT以及脉宽选通电路的输出进行与运算，进行脉宽整形，输出波形信号TTEN至控制器；电流检测信号DCM2与比较电压进行比较后，输出使能信号ISOUT至驱动器；使能信号ISOUT和输出波形信号TTEN控制驱动器的使能端和输入端完成驱动。本实用新型的控制器电路采用通用元器件设计，成本低，易于实施，使用灵活，可靠性高。
- 一种多相非交叠时钟产生电路-201620808827.X
- 王丽;唐兴刚 - 北方电子研究院安徽有限公司
- 2016-07-28 - 2017-02-22 - H03K5/15
- 本实用新型公开了一种多相非交叠时钟产生电路，由逻辑门电路产生多相非交叠时钟信号;利用延时单元将主时钟信号延时生成一个延时时钟信号，并通过与非门、或非门及非门等器件产生多相非交叠时钟，通过延时单元的延时Td进行调节，Td调节通过可编程的方式来调节，扩大了电路的应用范围。该电路相较传统非交叠时钟信号电路具有结构简单、功耗低、占用面积小、可靠性高、可编程、可移植等特点。
- 一种两路不同相位方波前沿对齐电路-201620944731.6
- 孔庆园 - 上海卡姆南洋医疗器械股份有限公司
- 2016-08-25 - 2017-02-22 - H03K5/15
- 本实用新型涉及一种两路不同相位方波前沿对齐电路，包括非门、第一D触发器、第二D触发器、与非门和与门，所述第一D触发器和所述第二D触发器分别具有D端和CLK端，所述第一D触发器的D端连接所述第二D触发器的D端，所述第一D触发器的CLK端通过所述非门连接所述第二D触发器的CLK端，所述第一D触发器的输出和所述第二D触发器的输出分别作为所述与非门的输入，所述与非门的输出作为所述与门的一路输入，所述与门的另一路输入连接所述第一D触发器的CLK端。与已有技术相比，本实用新型的有益效果在于完成多路数字电路的相位对齐，使运算后的波形没有畸变与缺失。
- 相位差调节电路-201610711296.7
- 王春林 - 固纬电子（苏州）有限公司
- 2016-08-24 - 2016-12-07 - H03K5/15
- 本发明公开了一种相位差调节电路，包括FPGA芯片、数字信号产生单元、第一D/A转换单元、第二D/A转换单元、第一可调延时单元、第二可调延时单元、相位差检测单元、第一放大整形单元和第二放大整形单元，上述FPGA芯片与数字信号产生单元相连，上述数字信号产生单元与上述第一D/A转换单元、第二D/A转换单元相连，第一可调延时单元与第一D/A转换单元相连，第二可调延时单元与第二D/A转换单元相连，相位差检测单元与第一可调延时单元相连、第二可调延时单元相连，第一放大整形单元与第一可调延时单元相连，第二放大整形单元与第二可调延时单元相连。本发明的有益效果为：其能够有效调节两路信号的相位差。
- 一种小型化触发脉冲控制器电路-201610607909.2
- 杨侃;朱震星;聂月萍 - 北方电子研究院安徽有限公司
- 2016-07-28 - 2016-11-16 - H03K5/15
- 本发明公开了一种小型化触发脉冲控制器电路，触发脉冲信号TT触发单稳态触发器分别输出脉宽为1us的周期信号TT1或脉宽为0.5us的周期信号TT2到脉宽选通电路；脉宽指令IMG2经过光耦隔离生成脉宽选通电路的通道选择信号；开关信号S2经过光耦隔离和延时电路延时后，其输出信号与触发脉冲信号TT以及脉宽选通电路的输出进行与运算，进行脉宽整形，输出波形信号TTEN至控制器；电流检测信号DCM2与比较电压进行比较后，输出使能信号ISOUT至驱动器；使能信号ISOUT和输出波形信号TTEN控制驱动器的使能端和输入端完成驱动。本发明的控制器电路采用通用元器件设计，成本低，易于实施，使用灵活，可靠性高。
- 一种正交脉冲生成装置及电机驱动器-201620312942.8
- 刘嘉;李军 - 深圳市亿维自动化技术有限公司
- 2016-04-14 - 2016-09-14 - H03K5/15
- 本实用新型属于波形生成领域，公开了一种正交脉冲生成装置及电机驱动器，通过包括第一分频模块、反相器、第二分频模块、相位检测器以及第二信号生成器；第一分频模块对第一原始脉冲进行分频以生成第一正交脉冲，反相器对第一原始脉冲进行反相以生成第二原始脉冲，第二分频模块对第二原始脉冲进行分频以生成第三原始脉冲，相位检测器根据第一正交脉冲和第三原始脉冲生成相位信号，第二信号生成器根据相位信号、第三原始脉冲以及输入的方向信号生成第二正交脉冲；第一正交脉冲和第二正交脉冲共同构成正交脉冲信号。本实用新型通过所述正交脉冲生成装置及电机驱动器，简化了电路结构并节约了成本。
- 基于共面波导慢波结构的相位可调谐正交信号发生器-201511003667.8
- 程序;张亮;熊永忠 - 中国工程物理研究院电子工程研究所
- 2015-12-28 - 2016-05-25 - H03K5/15
- 本发明公开了一种基于共面波导慢波结构的相位可调谐正交信号发生器，包括正交信号产生电路、共面波导慢波装置，所述共面波导慢波装置包括共面波导传输线、金属线条阵列、开关阵列，所述共面波导传输线设在金属线条阵列的上方，所述开关阵列的两端压在金属线条阵列上；所述正交信号产生电路由电阻、电容无源网络级联组成，所述正交信号产生电路与所述共面波导传输线连接。该发生器解决了正交信号产生电路中由于工艺、电源电压及温度变化而引入的相位失配问题，提升了高频工作时正交信号产生网络输出信号的相位精度，同时实现了通路信号相位的实时连续调谐，提升了系统的抗干扰能力；其结构简单、成本低。
- 一种脉冲分配装置-201521068742.4
- 蔡思捷;苏旷怡 - 株洲科瑞变流电气有限公司
- 2015-12-18 - 2016-05-11 - H03K5/15
- 本实用新型公开了一种脉冲分配装置，包括PCB板和高频变压器，还包括壳体，所述壳体中设有用于安装所述PCB板的插槽以及用于安装所述高频变压器的空腔。本实用新型所提供的脉冲分配装置将所述PCB板和所述高频变压器均设置在所述壳体中，避免所述PCB板和所述高频变压器裸露在空气中，可以有效的防止外界环境对该脉冲分配装置的损坏，提高该脉冲分配装置的使用寿命，同时，该脉冲分配装置的使用效果更加可靠，外形美观，结构紧凑，制作成本低。
- 一种单步输出四分之一脉冲的编码器-201420263867.1
- 王先钊 - 王先钊
- 2014-05-22 - 2014-11-05 - H03K5/15
- 本实用新型涉及一种机械接触式编码器，尤其是一种单步输出四分之一脉冲的编码器。它包括编码盘、基座、定位片和编码基片，定位片将编码盘定位嵌装在基座内，编码基片装配在编码盘的底面上；编码基片上设置有接触部，编码盘的边缘侧或上表面设置有定位齿，定位齿的个数是接触部个数的四倍；基座上镶嵌有左信号件、公共信号件和右信号件；编码盘带动编码基片相对于基座和定位片作旋转运动时，左信号件的内端、公共信号件的内端和右信号件的内端分别与接触部相接触或分离。本实用新型每旋转一个定位点（即定位齿），就会有一组通短信号状态的改变，从而实现单步输出四分之一脉冲信号，每个通断序列可通过微型计算机程序转化成带符号的数值量信号。
- 一种旋转增量编码器正交脉冲解码电路-201320867122.1
- 汪慎独;田庆红;易小兵;徐阳;谭群发;孟涌;陈志洋 - 贵阳铝镁设计研究院有限公司
- 2013-12-26 - 2014-09-17 - H03K5/15
- 本实用新型公开了一种旋转增量编码器正交脉冲解码电路，它包括信号隔离电路，其特征在于：还包括四个异或门U1-1，U1-2，U1-3和U1-4，四个单稳触发器U2、U3、U4和U5，正交脉冲信号P1和P2经过信号隔离电路后，P2接入单稳触发器U4和U5输入端，单稳触发器U4和U5输出端接至异或门U1-3，经过信号隔离电路后的正交脉冲信号P1和P2接入异或门U1-2，异或门U1-2输出端与单稳触发器U2、U3输入端分别连接，单稳触发器U2、U3输出端接至异或门U1-1，异或门U1-2输出端和异或门U1-3输出端接入异或门U1-4输入端；解决了现有技术对旋转增量编码器的正交脉冲进行辨向和细分存在的易于把干扰混入信号中，并且不能自动消除，从而影响结果计数精度等问题。
- 专利分类
