[发明专利]三维多芯片叠层模块及其制造方法

摘要

本发明公开了一种三维多芯片叠层模块及其制造方法，该三维叠层多芯片模块包括具有W个IC芯片的叠层，每一芯片具有一图案化导电层，包括一具有导电体的电接点区，在一些范例中更包括衬底上的元件电路；叠层芯片中的导电体相互对齐，多个电连接器沿叠层内部延伸，以接触导电体中的连接垫，产生一三维叠层多芯片模块；电连接器可穿过电接点区中内的垂直通孔；连接垫可以阶梯状排列；此叠层多芯片模块可用N个刻蚀掩模制成，其中2N-1小于W，且2N大于或等于W；此些刻蚀掩模交错地覆盖与暴露2n-1个连接垫，其中n＝1，2...N。

主权项

一种三维叠层多芯片模块，包括：具有W个集成电路芯片的一叠层，该叠层的每一芯片包括一图案化导电层，该图案化导电层位于一衬底上且包括一电接点区，该电接点区包括多个导电体，该多个导电体中至少包括一连接垫；该叠层包括一第一芯片与一第二芯片，该第一芯片位于该叠层的一端，该第二芯片位于该叠层的另一端，该第一芯片的该衬底面向该第二芯片的该图案化导电层；每一芯片的该多个连接垫与该叠层中其他芯片的该多个连接垫对齐；以及多个电连接器，该多个电连接器由该叠层的一表面向该叠层内延伸并与该多个连接垫电性连接，以制造一具有W芯片层的三维叠层多芯片模块，该多个电连接器包括多段同种的导电材料。