[发明专利]一种超结MOSFET的制备方法有效
申请号: | 201210099815.0 | 申请日: | 2012-04-06 |
公开(公告)号: | CN103367157A | 公开(公告)日: | 2013-10-23 |
发明(设计)人: | 马万里;赵文魁 | 申请(专利权)人: | 北大方正集团有限公司;深圳方正微电子有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336 |
代理公司: | 北京同达信恒知识产权代理有限公司 11291 | 代理人: | 郭润湘 |
地址: | 100871 北京市*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种超结MOSFET的制备方法,在刻蚀出深沟槽的N型外延层上制备P型外延层,使用P型外延层填满深沟槽的部分直接作为P型漂移区,使用P型外延层高出于P型漂移区和N型外延层的部分制备P型体区,即在P型外延层预先定义为N型区域的部分注入N型离子,得到N型区域,这样,P型外延层高出于N型外延层和P型漂移区的部分被形成的N型区域隔开,形成了各P型体区。通过优化P型漂移区和P型体区的形成过程,能够简化超结MOS的制作流程,降低生产成本,并且,避免使用成本较高的化学机械抛光工艺,也能降低生产成本。 | ||
搜索关键词: | 一种 mosfet 制备 方法 | ||
【主权项】:
一种超结MOSFET的制备方法,其特征在于,包括:在N型衬底的上表面制备N型外延层,并在所述N型外延层上刻蚀出深沟槽;在刻蚀出深沟槽的N型外延层上制备P型外延层,其中,所述P型外延层填满所述深沟槽的部分作为P型漂移区;在所述P型外延层高出于所述N型外延层的预先定义为N型区域的部分,注入N型离子,形成N型区域,所述P型外延层高出于所述N型外延层和所述P型漂移区且被所述N型区域隔开的部分形成P型体区;在所述P型体区和N型区域上制备栅氧化层和多晶层,并对所述多晶层进行刻蚀,形成栅极;在所述P型体区的预先定义为N型源区的部分注入N型离子,形成N型源区;在栅极上制备介质层,并制备源极和漏极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北大方正集团有限公司;深圳方正微电子有限公司,未经北大方正集团有限公司;深圳方正微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210099815.0/,转载请声明来源钻瓜专利网。
- 上一篇:新一代功能型公路侧石
- 下一篇:一种混凝土地面边缘加强结构
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造