[发明专利]高介电金属栅MOS及其制造方法

摘要

本发明提供了一种高介电金属栅MOS及其制造方法，通过形成深结轻掺杂漏极区以使得低电阻金属硅化物可在轻掺杂漏极区内部可控的形成，降低了轻掺杂漏极区的寄生电阻，进而降低了整体的串联电阻，并且在深结轻掺杂漏极区之间的衬底上形成深度大于轻掺杂漏极区结深的浅沟槽，使得高介电金属栅结构部分埋入深结轻掺杂漏极区之间，是以器件的沟道区位于深结轻掺杂漏极区之下，避免了深结轻掺杂漏极区的引入带来的器件击穿电压变低的问题。

主权项

一种高介电金属栅MOS的制造方法，包括：提供硅衬底；在硅衬底上依次形成栅氧化层、伪多晶硅层及硬掩膜层；图案化所述硬掩膜，并以图案化的硬掩膜作为阻挡依次刻蚀所述伪多晶硅层和栅氧化层而形成栅极结构；以所述栅极结构作为掩膜，对硅衬底进行离子注入形成深结轻掺杂漏极区域；在所述栅极结构侧面形成第一侧墙，以所述栅极结构及侧墙为掩膜对所述半硅衬底进行离子注入，形成源漏极区，所述源漏极区的结深大于所述轻掺杂漏极区域的结深；去除所述第一侧墙，在所述栅极结构外侧形成第二侧墙，所述第二侧墙宽度小于所述深结轻掺杂漏极区域的宽度；在所述硅衬底、第二侧墙及栅极结构表面形成金属层，并热处理，在所述硅衬底内部形成金属硅化物，去除未反应的金属层；在所述硅衬底、第二侧墙及栅极结构表面沉积介质层，并进行化学机械研磨以露出伪多晶硅层；去除所述伪多晶硅层及栅氧化层，并以所述介质层为掩膜，刻蚀所述栅极结构下方对应的硅衬底，以形成浅沟槽，并与所述介质层形成凹陷，且所述浅沟槽深度大于所述深结轻掺杂漏极区域的结深，小于所述源漏极区的结深；在所述凹陷内形成高介电金属栅结构。