[发明专利]三维层叠存储器及其制造方法有效
| 申请号： | 201110376702.6 | 申请日： | 2011-11-23 |
| 公开（公告）号： | CN103137625A | 公开（公告）日： | 2013-06-05 |
| 发明（设计）人： | 霍宗亮;刘明 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L27/115 | 分类号： | H01L27/115;H01L21/8247;G11C16/04 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 逯长明;王宝筠 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例公开了一种三维层叠存储器，包括：衬底；衬底上的多层堆栈沟道，所述多层堆栈沟道包括交替层叠的半导体层和介质层，其中，所述半导体层的宽度大于介质层的宽度；覆盖所述多层堆栈沟道外表面的栅堆栈；在所述栅堆栈上的栅电极。多层沟道堆栈中的介质层的宽度小于半导体层的宽度或者去除该介质层，使多层沟道堆栈中的半导体层与栅堆栈的接触面积增大，而不是现有技术中仅为半导体层的侧壁部分与栅堆栈接触，从而增大沟道的有效宽度，增大沟道中的开态电流，提高了三维层叠存储器的性能。 | ||
| 搜索关键词： | 三维 层叠 存储器 及其 制造 方法 | ||
【主权项】：
一种三维层叠存储器，其特征在于，包括：衬底；衬底上的多层堆栈沟道，所述多层堆栈沟道包括交替层叠的半导体层和介质层，其中，所述半导体层的宽度大于介质层的宽度；覆盖所述多层堆栈沟道外表面的栅堆栈；在所述栅堆栈上的栅电极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110376702.6/，转载请声明来源钻瓜专利网。
- 上一篇：赝配高电子迁移率晶体管及其制作方法
- 下一篇：画素结构及其制作方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
