[发明专利]采样频率转换设备有效
| 申请号： | 200810004371.1 | 申请日： | 2008-01-22 |
| 公开（公告）号： | CN101232277A | 公开（公告）日： | 2008-07-30 |
| 发明（设计）人： | 西冈直俊 | 申请（专利权）人： | 雅马哈株式会社 |
| 主分类号： | H03H17/00 | 分类号： | H03H17/00 |
| 代理公司： | 北京天昊联合知识产权代理有限公司 | 代理人： | 陈源;张天舒 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在一种采样频率转换设备中，输入样本寄存器存储预定数量的输入样本作为用于内插运算的输入样本原始序列。系数产生部分制备对应于输入样本过采样序列的内插系数第一序列，其中输入样本过采样序列是通过把零值的标准输入样本插入到存储在输入样本寄存器中的输入样本而获得的，并且系数产生部分产生内插系数第二序列，该内插系数第二序列是从内插系数第一序列中提取的并且对应于输入样本原始序列。卷积运算部分把内插系数第二序列和输入样本原始序列进行卷积运算从而输出内插样本。 | ||
| 搜索关键词： | 采样 频率 转换 设备 | ||
【主权项】：
1.一种采样频率转换设备，用来对具有输入采样频率的输入样本应用内插运算，从而计算出具有后级装置所指定的输出采样频率的内插样本，以及用来把内插样本输出给后级装置，所述采样频率转换设备包括：输入样本寄存器，其存储预定数量的输入样本作为用于内插运算的输入样本原始序列；系数产生部分，其制备对应于输入样本过采样序列的内插系数第一序列，所述输入样本过采样序列是通过把零值的标准输入样本插入到存储在输入样本寄存器中的输入样本而获得的，并且该系数产生部分产生内插系数第二序列，所述内插系数第二序列是从内插系数第一序列中提取的并且对应于输入样本原始序列；以及卷积运算部分，其把内插系数第二序列和输入样本原始序列进行卷积运算从而输出内插样本。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于雅马哈株式会社，未经雅马哈株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810004371.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种基于FPGA的新型全速率多相滤波结构-202310861957.4
- 吕有胜;印茂伟;杨超;周帅;芮志聪;黎泽林;平珂 - 西南科技大学
- 2023-07-13 - 2023-10-20 - H03H17/00
- 本发明提供了一种基于FPGA的新型全速率多相滤波结构，涉及数字信号处理技术领域。本发明包括：输入悬臂，用于将输入的数据通过延时，形成分配网络，实现滤波器的数据滑动输入；多相滤波，其是把FIR滤波器分割成若干较小的单元，然后组合这些单元的结果，用于对输入的数据进行滤波处理，从而降低数据率；输出缓存，用于将滤波后的数据以寄存器的方式进行缓存；其中，对于满足线性相位的FIR滤波器，其系数可以根据奇偶对称的特性化简为原来的1/2个，对多通道的数据可采用滑动多相滤波的方式进行滤波处理；本发明可以用于高速系统和多通道数据处理系统中的信号滤波，能解决高速信号处理中数据低吞吐率的问题。
- 信号处理装置及信号处理方法-201910575299.6
- 杜博仁;张嘉仁;曾凯盟 - 宏碁股份有限公司
- 2019-06-28 - 2023-10-13 - H03H17/00
- 本发明实施例提出一种信号处理装置及信号处理方法，其适用于有限脉冲滤波器。在此方法中，对输入信号取样，以取得此输入信号的数个取样值。自(2L+1)个滤波器系数中取得(N+L+1)个系数。L及N是正整数，且L大于N。依据这(N+L+1)个系数对该些取样值运算以得出输出信号。藉此，在延迟长度为N个的情况下，输出信号在通带内的能量可接近或等于输入信号的能量。
- 衰减电路，及衰减控制系统-202223587357.3
- 连心想;曹锋 - 杭州长川科技股份有限公司
- 2022-12-28 - 2023-10-13 - H03H17/00
- 本实用新型公开了一种衰减电路。其中，该衰减电路包括：至少两个相互电连接的衰减模块，衰减模块包括：衰减电阻单元，包括不同衰减值的衰减电阻组；以及，开关阵列，与衰减电阻单元电连接，用于接收控制指令信息，并根据控制信息选通任意一个衰减电阻组，实现信号衰减；其中，多个衰减电阻单元内衰减电阻组的衰减最大值相加所获得的值限定衰减调节的最大范围。本实用新型解决了在高带宽及大信号的条件下，信号能够在AC加DC模式的频率范围内实现数控衰减的技术问题。
- 一种自动调整峰值EQ的方法及系统-202310380872.4
- 谭奥域;钱兵;肖景;吴阳 - 四川湖山电器股份有限公司
- 2023-04-11 - 2023-09-08 - H03H17/00
- 本发明公开了一种自动调整峰值EQ的方法及系统，包括：S1：确定均衡器的目标频率响应曲线，利用目标频率响应曲线中的峰和/或谷的高度和宽度初始化一系列峰值EQ；S2：计算所有峰值EQ的总频率响应，并根据总频率响应与目标频率响应计算误差；目标频率响应是根据目标频率响应曲线获得；S3：根据误差，计算峰值EQ的系统函数系数的梯度，并对梯度进行裁剪，得到裁剪后的梯度；S4：采用带动量梯度下降法更新峰值EQ的参数，直至达到最大收敛步数，及检查峰值EQ的参数并输出峰值EQ的参数；否则，返回步骤S2。本发明设计峰值EQ避免了设计相位响应的繁琐、计算效率高，而且原则上能满足用户对各种频率响应的需求。
- 多模式多通道异步采样的IIR数字滤波器-202310712303.5
- 张宏熠;白洪超 - 青岛艾诺仪器有限公司
- 2023-06-16 - 2023-09-05 - H03H17/00
- 本发明属于电变量控制技术领域，涉及多模式多通道异步采样的IIR数字滤波器，IIR数字滤波器包括电性连接的上位机、MCU、FPGA和ADC模数转换器，FPGA包含若干个电性连接的计算单元，计算单元内包含电性连接的时序同步的触发器、系数为A
- 一种宽带数控延时线-202310708109.X
- 陈阳平;姚静石;甘志 - 成都明夷电子科技有限公司
- 2023-06-15 - 2023-09-01 - H03H17/00
- 本发明涉及射频芯片技术领域，具体地说，涉及一种宽带数控延时线；通过设置第一延时单元，生成延时特性随频率增加而下降的第一延时信号；设置第二延时单元，生成延时特性随频率增加而上升的第二延时信号，并根据第二延时信号补偿第一延时信号，两部分的延时特性相互补偿后，得到一个宽带延时特性的延时线；在此基础上，增加频率监测控制单元和自适应宽带补偿单元，通过监测工作频率的变化，自适应调整延时单元中接入整个延时线芯片电容大小，从而补偿实际电路中电感的电感量随频率增加而变大的特性，抑制延时线工作频率偏移，显著提升了延时线的工作带宽。
- 信号触发方法及系统-201911119249.3
- 蒋文裕;索世昌;王悦;王铁军;李维森 - 北京普源精电科技有限公司
- 2019-11-15 - 2023-08-22 - H03H17/00
- 本发明实施例提供了一种信号触发方法及系统，方法包括：利用数字滤波器对待触发数据信号进行滤波处理，将原始待触发数据信号的数据幅值与经过滤波后的数据幅值做差，通过判断得到的幅值差值和预设的幅度阈值之间的关系是否符合预设的条件，确定是否对待触发数据信号进行触发。通过对数字滤波器进行配置，可以得到不同类型的滤波器，进而对不同频率范围的待触发数据信号进行滤波，满足了用户对信号的任意特定频率分量进行触发。
- 一种FIR滤波电路及芯片-202310395446.8
- 王莉莉 - 珠海一微半导体股份有限公司
- 2023-04-14 - 2023-08-04 - H03H17/00
- 本申请公开一种FIR滤波电路及芯片，电路包括延时滤波模块、截位模块和加法器，延时滤波模块用于对第M‑1轮滤波计算结果进行N个时钟周期的延时处理，将延时N个时钟周期的滤波计算结果作为加法器的第一输入信号；截位模块用于对滤波处理过程中的滤波数据进行位宽截取处理，将经过位宽截取处理的滤波截位结果作为加法器的第二输入信号；加法器用于对第一输入信号和第二输入信号执行加法运算，以获取第M轮滤波计算结果；其中，N等于FIR滤波系数。本申请提供的FIR滤波电路基于延时滤波模块无需设置存储单元、基于截位模块截取滤波数据位宽，减小FIR电路面积，通过改变FIR滤波系数，FIR电路能够实现对应的FIR滤波过程，对不同负载的适应能力强。
- 一种机器人零相移实时滤波方法-201910329410.3
- 邢祺琪;储昭琦;葛景国;毛大超;文潇 - 埃夫特智能装备股份有限公司
- 2019-04-23 - 2023-08-04 - H03H17/00
- 本发明涉及工业机器人数字信号处理系统中的滤波器领域，具体是一种机器人零相移实时滤波方法，其具体步骤如下：S1：采集数据，分析频率；S2：设计FIR滤波器系数和阶数；S3：计算滤波数据；S4：确定实际数据与延拓数据比重关系；本发明充分利用FIR滤波器的线性相位性质，在滤波时不会产生频谱混叠，剔除噪声干扰的同时，又尽可能的保留了实际数据，减少了人工记录可能出现错误的可能；由于滤波后的数据不会有相位滞后，在实际人机协作过程中，如果发生碰撞，信号会在当前时刻发生变化，可以使机器人立马启动安全措施，不会对人造成进一步的伤害，提高了使用者的安全性。
- 一种芯片内部比较器滤波处理方法-202310347123.1
- 季侠;岳卫杰 - 合肥磐芯电子有限公司
- 2023-04-04 - 2023-07-18 - H03H17/00
- 本发明公开了一种芯片内部比较器滤波处理方法。包括如下步骤：对系统寄存器中的滤波寄存器进行设置，通过设置滤波寄存器参数调节比较滤波装置的滤波等级；设置系统时钟；比较器对输入端的输入信号进行比对处理后将结果数据传输至比较滤波装置进行滤波处理；比较滤波装置将数据进行滤波处理后进行输出。本发明通过利用芯片内部的滤波处理装置对比较器的比较结果进行滤波处理，增强了单片机的抗干扰能力，增大了滤波处理范围，提高了比较器输出准确度。
- 一种FIR滤波方法及滤波器-201910511708.6
- 蒋朱成 - 江苏卓胜微电子股份有限公司
- 2019-06-13 - 2023-07-11 - H03H17/00
- 本发明实施例公开了一种FIR滤波方法及滤波器，所述方法包括：将FIR滤波器的抽头系数划分为至少两个子抽头系数组；将输入数据用至少两个子抽头系数组的有限冲激响应序列进行滤波处理，滤波输出作为第一输出，其中，至少两个子抽头系数组按照倒序的方式排列；对第一输出进行并串转换，得到第二输出；对第二输出从基准样点序列开始，按照设定的样点间隔抽取设定数量的样点进行累加输出，将累加输出作为FIR滤波器的输出，其中，基准样点序列为第一抽头系数组的滤波输出样点序列。本发明实施例通过上述方法使得FIR滤波器的移位寄存器单元的数量得以大大减少，从而降低了硬件资源的使用数量。
- 电子耳蜗分数延迟滤波器构造方法、存储介质及电子耳蜗-201910368253.7
- 陈又圣 - 深圳信息职业技术学院
- 2019-05-05 - 2023-06-23 - H03H17/00
- 本发明属于电子耳蜗技术领域，尤其涉及一种电子耳蜗分数延迟滤波器构造方法、装置、计算机可读存储介质及电子耳蜗。所述方法确定电子耳蜗的分数延迟滤波器组的频带；从所述分数延迟滤波器组的频带中划分出各个子带；分别确定各个子带的优选分数延迟滤波器，第i个子带的优选分数延迟滤波器为使得第i个子带取得最小误差时的分数延迟滤波器，1≤i≤n，n为子带数目；将各个子带的优选分数延迟滤波器进行组合，构造出所述电子耳蜗的分数延迟滤波器组。通过本发明实施例，首先分别确定出对各个子带而言误差最小的分数延迟滤波器，进而将这些子带各自的分数延迟滤波器组合成全频带的分数延迟滤波器组，使得该分数延迟滤波器组在整体上误差最小。
- 一种基于级联CIC的延时方法、装置、设备及存储介质-202310321611.5
- 朱栋;彭敏;卢艺 - 常州大学
- 2023-03-29 - 2023-06-13 - H03H17/00
- 本发明涉及超声相控阵系统相位控制领域，尤其涉及一种基于级联CIC的延时方法、装置、设备及存储介质，包括如下步骤：缓存模块写入数据时，计数器开始计数，每写入一个数据，计数器加一，每读取一个数据，计数器减一，直至数据读取完成并输出初始信号；采用级联CIC滤波器结构对初始信号插值滤波处理，得到处理信号；得到处理信号后，计数器开始工作，当计数器的指针与设定的延时参数相等时，在指针对应位置对数据进行延时处理，并输出延时信号。本发明中，通过使用级联CIC滤波器结构来对数据进行插值滤波处理，对信号处理的并行度得到提高，且结构简单，易于硬件实现，可以实现较高的延时精度，且算法简单，对于硬件性能要求不高。
- 一种低功耗逻辑控制的高线性度数字步进衰减器-202310163289.8
- 易凯;陈建川 - 电子科技大学
- 2023-02-24 - 2023-06-09 - H03H17/00
- 本发明提供了一种低功耗逻辑控制的高线性度数字步进衰减器，包括：衰减器，由六位衰减单元构成；逻辑控制电路，由六位逻辑控制单元构成；六位衰减单元包括依次连接的第一衰减单元、第二衰减单元、第三衰减单元、第四衰减单元、第五衰减单元和第六衰减单元，六位逻辑控制单元包括第一逻辑控制单元、第二逻辑控制单元、第三逻辑控制单元、第四逻辑控制单元、第五逻辑控制单元和第六逻辑控制单元。本发明可以显著降低数字步进衰减器逻辑控制电路中反相器电路直通电流，降低数字步进衰减器功耗，还可以实现衰减步进0.5dB，衰减范围0‑31.5dBm的高线性度衰减器。
- 基于PIN二极管的高精度数控衰减器-202310132564.X
- 谭永;曾祥希;刘胜杰;李保海;李延波;李国强;刘希贺;李光;俞光日;吴纯杰 - 天津七一二通信广播股份有限公司
- 2023-02-20 - 2023-06-09 - H03H17/00
- 本发明公开了一种基于PIN二极管的高精度数控衰减器，包括：输入/输出端口、第一直流隔离元件、PIN二极管、第二直流隔离元件、输出/输入端口依次连接；所述PIN二极管的阳极和阴极分别连接一个交流隔离元件的一端，其中一个所述交流隔离元件的另一端连接N选1模拟开关的控制电压输入端，并根据输入的控制电压的位数m，确定N的个数。本方案采用通过控制电压的位数控制模拟开关的个数，从而实现对PIN二极管的电流控制，实现了数字电路直接转换控制模拟电路，无需借助其他转换器件，降低了数控衰减器的整体损耗。
- 一种自定义滤波器的控制方法-202310233069.8
- 张宏熠;白洪超 - 青岛艾诺仪器有限公司
- 2023-03-13 - 2023-06-06 - H03H17/00
- 本发明属于滤波器技术领域，具体涉及一种自定义滤波器的控制方法，设置一个与上位机电性连接的控制单元，上位机向控制单元发送自定义类型滤波器的通带截止频率、阻带截止频率、通带最大衰减系数、阻带最小衰减系数和滤波器类型，控制单元根据通带截止频率、阻带截止频率、通带最大衰减系数和阻带最小衰减系数计算出滤波器所需的阶数，而后再根据滤波器类型计算出数字电位器的阻值，控制单元通过计算所得的阶数控制开关S
- 一种基于一阶惯性滤波的最速跟踪滤波方法及系统-202310189948.5
- 陈锦攀;李军 - 广东电网有限责任公司;广东电网有限责任公司电力科学研究院
- 2023-02-28 - 2023-05-30 - H03H17/00
- 本发明提供一种基于一阶惯性滤波的最速跟踪滤波方法、系统、设备及存储介质，方法包括：将输入信号输入至一阶惯性滤波器，得到一阶惯性滤波器输出的一阶惯性滤波输出信号；将一阶惯性滤波输出信号输入至延时器，得到延时器输出的延时输出信号；将延时输出信号输入至第一比例控制器，得到第一比例控制器输出的第一比例控制信号；将一阶惯性滤波输出信号和第一比例控制信号输入至减法器，得到减法器输出的减法输出信号；将减法输出信号输入至第二比例控制器，得到第二比例控制器输出的最速跟踪滤波输出信号。本发明能够有效提高低通滤波输出跟踪输入的性能。
- 一种低插入损耗高精度的有源数控衰减器-202310176700.5
- 李芹;何步越;赵桐 - 东南大学
- 2023-02-28 - 2023-05-23 - H03H17/00
- 本发明设计了一种低插入损耗高精度的有源数控衰减器，核心单元包括可变增益放大器和可调无源衰减模块。应用多位数字信号控制可变增益放大器与无源衰减模块的调谐，达到电路衰减范围可控。衰减器电路最大衰减范围31.5dB，可调谐衰减步进为0.5dB，插入损耗7.6dB。本发明在保持大衰减范围和低附加相移的同时，显著改善电路插入损耗和衰减精度特性，其具体措施包括：引入补偿插入损耗的可变增益放大器模块；可调无源衰减模块中仅设单个衰减单元；增加无源衰减单元冗余位控制信号。
- 一种基于FPGA的IIR滤波方法、存储介质及装置-202310047994.1
- 何茂辉;陈国联;罗建;张俊卿 - 成都迈硕电气有限公司
- 2023-01-31 - 2023-05-12 - H03H17/00
- 本发明涉及一种基于FPGA的IIR滤波方法、存储介质及装置，属于数字信号处理技术领域，包括：从存储器中读取Z(n‑1)、Z(n‑2)值，将首次计算Z(n‑1)、Z(n‑2)的值赋0；根据加法器、乘法器、延时电路和符号位处理电路计算滤波器输出信号Y(n)和中间变量Z(n)。本发明的系数运算和双精度浮点数的转换由其他微处理器完成，不消耗FPGA资源。整个计算过程中使用双精度浮点数据进行运算，这样能够减少计算误差，保证较高的滤波精度。N阶滤波器计算单通道需要的存储过去数值N个，传统方法单通道需要存储过去数值2N个。在与传统方法相比存储资源消耗减少一半。在相同存储容量的情况下，滤波通道数量增加一倍。
- 信号发生装置及使用了该装置的频率特性显示方法-201910367811.8
- 岩井达也;大沼弘季 - 安立股份有限公司
- 2019-05-05 - 2023-05-12 - H03H17/00
- 对基于FIR滤波器的波形的再现程度进行视觉化。信号发生装置具备：逆特性计算机构，根据表示模拟规定传输线路损失的频率特性的信息，从频率特性的逆特性计算出传递函数的逆特性；逆傅里叶变换机构，从频率特性的逆特性计算出由多个点构成的脉冲响应；脉冲响应切出机构，以通过逆傅里叶变换机构计算出的脉冲响应的振幅的峰值为基准从脉冲响应切出所期望的范围的抽头数份的点；频率特性计算机构，根据通过脉冲响应切出机构从脉冲响应切出的所期望的范围的抽头数份的点所具有的值计算出频率特性；及显示控制机构，将通过频率特性计算机构计算出的频率特性及基于表示模拟的频率特性的信息的理想频率特性显示于显示画面上。
- 一种IIR滤波器系数的转换方法及转换装置-201911007314.3
- 李应浪;江华彬;黄立伟;洪灏;施奕洲 - 珠海泰芯半导体有限公司
- 2019-10-22 - 2023-05-02 - H03H17/00
- 一种IIR滤波器系数的转换方法，步骤如下：定义IIR定点系数配置文件，确定系数转换计算的最高位数、输入数据定点位数、定点系数位数及最终的IIR定点系数文件的输出格式；解析IIR浮点系数文件，对IIR滤波器系统函数的分子系数数组和分母系数数组进行解析，分别从分子系数数组和分母系数数组提取有效元素，组成IIR浮点系数的分子系数序列和分母系数序列；根据公式计算IIR定点系数；将计算得到的IIR定点系数按照设定的IIR定点系数文件的输出格式对IIR定点系数进行格式化并输出。本发明提供了一种将IIR系数从浮点到定点的转换方法，实现了定点运算的IIR滤波器系数配置难的问题，降低了设计开发难度。
- 载波聚合中滤波器优化设计方法及系统-202010010703.8
- 苏俊浩;张勇;刘晗;杨雪;翟彬;孙海蓬;王海洋;马悦;刘政强;张波;张鹍;关庆勇 - 山东电力工程咨询院有限公司
- 2020-01-06 - 2023-04-28 - H03H17/00
- 本发明公开了一种载波聚合中滤波器优化设计方法及系统，包括：在满足现有的电力专用无线通信网络技术标准的前提下，计算接收端滤波器在电力专用无线频段所需复杂度的最低要求；利用等波纹算法设计线性相位的FIR等波纹滤波器。本发明有益效果：进一步降低了滤波器复杂程度，同时也可以满足现有的电力专用无线通信网络技术标准对于信号质量的要求。
- 一种多通道多相数字波束形成方法及装置-202210772653.6
- 孙学军 - 成都志诚信通科技合伙企业（有限合伙）
- 2022-06-30 - 2023-03-24 - H03H17/00
- 本发明公开了一种多通道多相数字波束形成方法及装置，包括以下步骤：S1.预先配置时延滤波系数存储表；S2.计算滤波器系数和加权系数；S3.对多相信号进行加权合成和滤波处理，形成多相数字波束。本发明在输入信号的数据速率发生变化时，可以在不改变处理架构的情况下，通过改变信号相数，完成不同采样率下的信号加权合成功能；并基于多相FIR滤波技术，提出了一种可灵活适配多种输入信号相数的分数倍时延处理架构。
- 一种多路并行输入并行处理的FIR滤波方法及滤波器-201910167215.5
- 张嘉宁;钟绵城;陶思宇 - 西安迪菲电子科技有限公司
- 2019-03-06 - 2023-03-21 - H03H17/00
- 本发明公开了一种多路并行输入并行处理FIR滤波方法及滤波器，将N路并行输入数据按分组延迟方法进行延迟后送入N组缓存移位寄存器中，缓存移位寄存器按照并行移位法进行移位后，再N组移位寄存器中数据同时送入N路并行滤波模块，得到的N个点分别作为N路滤波数据中的一个点，重复上述步骤，直到获得全部滤波数据。本发明提供的方法提高了FPGA处理高速信号的频率范围，能够解决现在及未来高速及超高速信号在FPGA中的滤波问题。
- IIR滤波器及其数据处理方法-202110854056.3
- 张菊;刘欢 - 展讯通信（上海）有限公司
- 2021-07-27 - 2023-03-14 - H03H17/00
- 本发明提供一种IIR滤波器及其数据处理方法。该IIR滤波器包括：分时复用的乘法器、分时复用的加法器和移位操作单元，乘法器用于在连续的多个时钟周期分别根据不同的乘法系数对操作数进行乘法操作，操作数为IIR滤波器的输入数据或者IIR滤波器的输出数据；加法器用于在连续的多个时钟周期分别对两个操作数进行加法操作，在每个时钟周期，两个操作数为乘法器在当前时钟周期得到的计算结果以及加法器在设定的其他时钟周期得到的累加结果；移位操作单元用于在连续的多个时钟周期的第一个时钟周期对加法器的累加结果进行移位操作，移位操作结果作为IIR滤波器的输出数据。本发明能够降低IIR滤波器逻辑占用面积和逻辑之间连线面积。
- 一种品质因数可调节的高阶滤波器的设计方法及相关设备-202211446749.X
- 黄娴;朱马 - 上海艾为电子技术股份有限公司
- 2022-11-18 - 2023-02-24 - H03H17/00
- 本发明提供了一种品质因数可调节的高阶滤波器的设计方法及相关设备，该设计方法将待设计n阶滤波器划分为m个待设计二阶滤波器；将未设计n阶滤波器划分为m个未设计二阶滤波器；n≥3，m≥1，其中，m＝n/2，且m向下取整；其中待设计n阶滤波器的品质因数为目标品质因数，未设计n阶滤波器的品质因数为固定品质因数；根据固定品质因数与目标品质因数计算出一个比例系数，再计算出每个未设计二阶滤波器的品质因数，根据比例系数与每个未设计二阶滤波器的品质因数即可计算出每个待设计二阶滤波器的品质因数；当目标品质因数改变时，比例系数与每个待设计二阶滤波器的品质因数也随之改变，此时就得到了一个品质因数可调节的n阶滤波器。
- 用于延时信号的方法和设备-202211232591.6
- 杨金金;黄亮;赵蓓;谭军 - 成都玖锦科技有限公司
- 2022-10-10 - 2023-01-10 - H03H17/00
- 用于延时信号的方法和设备。用于延时信号的方法，其特征在于，包括：获取要延时τ
- 高速低复杂度的二阶全通滤波器-201910784036.6
- 刘大可;刘劭晗 - 极芯通讯技术（南京）有限公司
- 2019-08-23 - 2023-01-03 - H03H17/00
- 本发明提供一种高速低复杂度的二阶全通滤波器，包括：A1和A2两个加法单元，M1和M2两个乘法单元，以及D1、D2、D3、D4、D5和D6六个延迟单元；本发明提供的二阶全通滤波器，通过倍频和硬件复用，减小硬件开销，缩短关键路径延迟，关键路径长度为一个乘法器的延迟，适用于宽带移动通信中的基带和数字中频滤波处理。
- 一种满速率对称多通道FIR滤波器的设计方法-202211206363.1
- 曹国钦;石玉;尉旭波;钟慧 - 电子科技大学
- 2022-09-30 - 2022-12-30 - H03H17/00
- 本发明公开了一种满速率对称多通道F I R滤波器的设计方法，涉及数字信号处理领域，解决现有可编程逻辑器件是通过软件编程对其硬件结构进行重构，极大的改变了数字硬件系统的设计方法的技术问题，本发明提出一种对称满速率多通道F I R滤波器I P的设计技术，结合FPGA编程的特点，采用Xi l i nx的U l traSca l e的FPGA器件的乘法器资源DSP48E2，极大的提高F I R滤波器的性能，降低了占用面积，增加了F I R滤波器的使用灵活性。可针对常规基于FPGA的F I R滤波器的设计方法进一步改进，提供一种灵活实时且通道数可配的F I R滤波器设计技术，能够显著提高数字信号处的工作效率。
- 相位校正电路、电能计量装置及其对应的方法-202110668789.8
- 张幸幸;周云超;崔洪霞;冶小刚;孟祥旺;张冬 - 上海复旦微电子集团股份有限公司
- 2021-06-16 - 2022-12-16 - H03H17/00
- 本发明提供一种相位校正电路、电能计量装置及其对应的方法。本发明实施例提供的相位校正电路包括：第一延迟模块，用以接收相位不同步的至少二个输入信号，并且基于至少二个输入信号中的相位超前信号与相位滞后信号之间的第一相位差对相位超前信号进行M个采样间隔的第一延迟而得到第一延迟信号；第二延迟模块，用以基于第一延迟信号与相位滞后信号之间的第二相位差对第一延迟信号进行小于一个采样间隔的第二延迟而得到第二延迟信号；其中，M为大于或者等于1的正整数，第二延迟信号与相位滞后信号的相位同步。采用本发明，不但能够使得相位校正更加精确、快速，而且电路设计简单，在确保具有较高相位分辨率的情况下不会占用太大的电路面积。
- 专利分类
