[发明专利]叠层中的垂直电互连无效
| 申请号： | 01806547.3 | 申请日： | 2001-03-15 |
| 公开（公告）号： | CN1418374A | 公开（公告）日： | 2003-05-14 |
| 发明（设计）人： | P·－E·诺达尔;H·G·古德森;G·I·雷斯塔德;G·古斯塔夫森 | 申请（专利权）人： | 薄膜电子有限公司 |
| 主分类号： | H01L23/522 | 分类号： | H01L23/522;H01L21/60 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 吴立明,梁永 |
| 地址： | 挪威*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在具有至少两个叠置层的存储器和/或数据处理器件中，该叠置层由衬底支撑或形成夹层的自支撑结构，其中所述层包括具有层间的相互连接和/或相互连接到衬底中的电路的存储器和/或处理电路，各层相互关联设置，使邻接层在器件的至少一个边缘形成交错结构，并提供至少一个边缘电导体越过一层的边缘并一次下一个台阶，能连接到叠层中随后的任何层中的电导体。一种制造这种器件的方法包括以下步骤连续地添加所述各层，一次一层使各层形成交错结构，提供的一层或多层具有至少一个电接触焊盘，该电接触焊盘用于连接到一个或多个层间边缘连接体。 | ||
| 搜索关键词： | 中的 垂直 互连 | ||
【主权项】：
1.一种存储器和/或数据处理器件，具有至少两个相互部分或完全重叠的叠层，其中所述层由衬底支撑或通过交替地形成所述叠置层的夹层的自支撑结构，并且其中叠层中的至少两层包括电连接到至少另一层和/或所述衬底中的存储器和/或处理电路的存储器和/或处理电路，特征在于：所述层相互关联设置，使邻接层在所述器件的至少一个边缘形成交错结构，所述结构中至少两层的边缘形成一组倾角或倾斜的台阶，其中每个台阶具有对应于每层厚度的高度，并且提供至少一个边缘电导体越过一层的边缘并一次下降一个台阶，能连接到交错结构中随后的任何层中的电导体。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于薄膜电子有限公司，未经薄膜电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01806547.3/，转载请声明来源钻瓜专利网。
