“L·马索罗”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[实用新型]电子器件-CN202222863041.6有效
发明人： R·杰尔马纳-卡尔皮内托;L·马索罗 -专利权人：意法半导体(鲁塞)公司
申请日： 2022-10-28 - 公布日： 2023-08-25 - 主分类号： H01L27/06 文献下载
摘要：本公开的实施例涉及电子器件。本说明书涉及一种电子器件，其包括：半导体衬底；第一沟槽和第二沟槽，在所述半导体衬底中延伸，所述第一沟槽和所述第二沟槽彼此平行，所述第二沟槽包含第一半导体区；晶体管，具有包含在所述第一沟槽中的栅极；以及电子部件，与晶体管不同，至少部分地形成在包含在所述第二沟槽中的所述第一半导体区中。利用本公开的实施例有利地能够保持邻近电子部件的基本恒定的低静电势。
电子器件

[实用新型]电子器件和半导体结构-CN202222753179.0有效
发明人： R·杰尔马纳-卡尔皮内托;L·马索罗;L·因纳科罗 -专利权人：意法半导体股份有限公司;意法半导体(鲁塞)公司
申请日： 2022-10-19 - 公布日： 2023-08-08 - 主分类号： H01L29/78 文献下载
摘要：本公开的实施例涉及电子器件以及半导体结构。一种电子器件，包括：半导体衬底，具有第一表面；以及晶体管，其栅极包含在沟槽中，沟槽在半导体衬底中延伸，每个晶体管在半导体衬底中包括：第一导电类型的掺杂半导体阱，其中具有晶体管通道，掺杂半导体阱被埋置在半导体衬底中，并且与沟槽之间的两个相邻沟槽接触，第二导电类型的第一掺杂半导体区域，在掺杂半导体阱中与掺杂半导体阱接触并且与两个相邻沟槽接触，第二导电类型的第二掺杂半导体区域，在第一掺杂半导体区中延伸并且在第一表面上暴露，以及第一导电类型的第三掺杂半导体区域。利用本公开的实施例有利地允许能够增加漂移区域的掺杂浓度，同时确保晶体管在应用最大电压时不会恶化。
电子器件半导体结构

[发明专利]电压调节器电路和相应的存储器器件-CN202211338936.6在审
发明人： R·杰尔马纳-卡尔皮内托;L·马索罗 -专利权人：意法半导体(鲁塞)公司
申请日： 2022-10-28 - 公布日： 2023-05-09 - 主分类号： H01L27/06 文献下载
摘要：本公开的实施例涉及电压调节器电路和相应的存储器器件。本说明书涉及一种电子器件，其包括：半导体衬底；晶体管，其栅极被包含在于所述衬底中延伸的第一沟槽中；以及不同于晶体管的至少一个电子部件，其至少部分地形成在第一半导体区中，所述第一半导体区被包含在平行于所述第一沟槽地在所述半导体衬底中延伸的第二沟槽中。
电压调节器电路相应存储器器件

[发明专利]包括晶体管的电子器件-CN202211280672.3在审
发明人： R·杰尔马纳-卡尔皮内托;L·马索罗;L·因纳科罗 -专利权人：意法半导体股份有限公司;意法半导体(鲁塞)公司
申请日： 2022-10-19 - 公布日： 2023-04-21 - 主分类号： H01L29/78 文献下载
摘要：本公开的实施例涉及包括晶体管的电子器件。本发明涉及一种电子器件，包括半导体衬底和晶体管，其栅极包含在延伸到半导体衬底的沟槽中，每个晶体管包括第一导电型掺杂半导体阱，该阱埋置在半导体衬底中，并与所述沟槽中的两个相邻沟槽接触，第二导电类型的第一掺杂半导体区域，覆盖该阱，与该阱接触，并与两个相邻沟槽接触，第二导电型的第二掺杂半导体区域比第一半导体区域掺杂更重，在第一半导体区域中延伸，以及第一导电类型的第三掺杂半导体区域，掺杂比阱重，覆盖阱，与第一区域接触，并在与阱接触的半导体衬底中延伸。
包括晶体管电子器件

[发明专利]一次性可编程存储器单元-CN202210819607.7在审
发明人： L·马索罗;P·卡伦佐 -专利权人：意法半导体(鲁塞)公司
申请日： 2022-07-12 - 公布日： 2023-01-17 - 主分类号： H10B43/00 文献下载
摘要：本公开的实施例涉及一次性可编程存储器单元，其包括与电容器耦联的晶体管。晶体管包括至少一个第一导电栅极元件，其被布置在形成于半导体衬底中的至少一个第一沟槽中；以及至少一个第一沟道部分，其被掩埋在衬底中、并且在至少一个第一导电栅极元件的至少第一侧表面水平处延伸。电容器包括形成存储器的电容元件。至少一个第一沟道部分被电耦联到电容元件的电极。
一次性可编程存储器单元

[实用新型]存储器单元和电子设备-CN202221792563.5有效
发明人： L·马索罗;P·卡伦佐 -专利权人：意法半导体(鲁塞)公司
申请日： 2022-07-12 - 公布日： 2023-01-06 - 主分类号： H10B43/00 文献下载
摘要：本公开的实施例涉及存储器单元和电子设备，其中存储器单元晶体管，包括：至少一个第一导电栅极元件，被布置在形成于半导体衬底中的至少第一沟槽中；以及至少第一沟道部分，被掩埋在所述半导体衬底中并且与所述至少一个第一导电栅极元件的至少一个第一侧表面平行地延伸；以及形成存储器元件的电容元件；其中所述至少一个第一沟道部分被耦联到所述电容元件的电极。
存储器单元电子设备