“C·梅热”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]键合半导体结构及其形成方法-CN201180017081.0有效
发明人： C·梅热;B-Y·阮;M·佐高 -专利权人： SOITEC公司
申请日： 2011-02-22 - 公布日： 2012-12-12 - 主分类号： H01L27/06 文献下载
摘要：形成半导体结构的方法包括：将施主结构的一部分（116a）转移到处理的半导体结构（102），其中，处理的半导体结构包括至少一个非平面表面。非晶形膜（144）可以形成在键合半导体结构的至少一个非平面表面之上，并且该非晶形膜可被平面化，以形成一个或多个平面化表面。半导体结构包括具有至少一个非平面表面的键合半导体结构，并且非晶形膜布置在该至少一个非平面表面之上。键合半导体结构可以包括处理的半导体结构和单晶施主结构附着到该处理的半导体结构的非平面表面的一部分。
半导体结构及其形成方法

[发明专利]具有埋入掺杂层的完全耗尽SOI器件-CN201110397426.1有效
发明人： G·恩德斯;W·舍恩莱因;F·霍夫曼;C·梅热 -专利权人： SOITEC公司
申请日： 2011-12-02 - 公布日： 2012-07-18 - 主分类号： H01L21/8242 文献下载
摘要：本发明涉及具有埋入掺杂层的完全耗尽SOI器件。本发明还涉及用于制造半导体器件的方法，包括：提供第一衬底；在第一衬底的表面区域中形成掺杂层；在掺杂层上形成埋入氧化物层并且在埋入氧化物层上形成半导体层，以获得SeOI晶片；从SeOI晶片的第一区域去除埋入氧化物层和半导体层，同时在SeOI晶片的第二区域中保留埋入氧化物层和半导体层；在第二区域中形成上部晶体管；在第一区域中形成下部晶体管，特别是凹沟道阵列晶体管，其中在第二区域中形成p沟道和/或n沟道晶体管包括在掺杂层中或者由掺杂层形成背栅，在第一区域中形成晶体管、特别是凹沟道阵列晶体管包括在掺杂层中或者由掺杂层形成源极和漏极区域。
具有埋入掺杂完全耗尽 soi 器件

[发明专利]具有绝缘层下埋入背控制栅极的SeOI衬底上的数据通路单元-CN201010595709.2无效
发明人： C·梅热;R·费兰特 -专利权人： S.O.I.TEC绝缘体上硅技术公司
申请日： 2010-12-16 - 公布日： 2011-09-21 - 主分类号： H01L27/092 文献下载
摘要：本发明涉及一种具有绝缘层下埋入背控制栅极的SeOI衬底上的数据通路单元。根据第一方面，本发明涉及一种数据通路单元，其特别适用于其在绝缘体上半导体衬底上制造的集成电路中使用的环境，该衬底包括通过绝缘层与体衬底分隔开的半导体材料薄层，该单元包括场效应晶体管阵列，每个晶体管具有位于该薄层中的源极区(S7)、漏极区(D7)、和由该源极区和漏极区界定的沟道区(C7)，且进一步包括形成于该沟道区上方的前栅极控制区(GA7)，其特征在于至少一个晶体管(T7)具有形成于该沟道区下的体衬底中的背栅极控制区(GN2)，该背栅极区能够被偏压从而改变该晶体管的性能特征。
具有绝缘埋入控制栅极 seoi 衬底数据通路单元

[发明专利]控制具有第二控制栅极的DRAM存储器单元的方法-CN201010528418.1无效
发明人： C·梅热;R·费兰特 -专利权人： S.O.I.TEC绝缘体上硅技术公司
申请日： 2010-10-28 - 公布日： 2011-06-08 - 主分类号： G11C11/40 文献下载
摘要：本发明涉及一种控制具有第二控制栅极的DRAM存储器单元的方法。所述存储器单元包括绝缘体上半导体衬底上的FET晶体管，所述绝缘体上半导体衬底包括通过绝缘层(2，BOX)和基底衬底(1)分隔的半导体材料的薄膜(3)，该晶体管具有通道(4)和两个控制栅极，前控制栅极(8、11)设置在通道(4)的顶部，并通过栅极电介质(7、10)和通道(4)分隔，后控制栅极(9、12、13、17、18)设置在基底衬底中，并通过绝缘层(BOX)和通道(4)分隔，其特征在于，在单元编程操作中，通过对前控制栅极施加第一电压和对后控制栅极施加第二电压而结合使用前控制栅极和后控制栅极，在没有电压施加到后控制栅极的情况下所述第一电压的幅度低于对单元编程所需的电压的幅度。
控制具有第二栅极 dram 存储器单元方法

[发明专利]用于同时得到一对由有用层覆盖的衬底的方法-CN200480011824.3无效
发明人： B·吉瑟伦;C·奥涅特;B·巴泰络;C·梅热;H·莫里索 -专利权人： S.O.I.TEC绝缘体上硅技术公司;原子能源局
申请日： 2004-06-03 - 公布日： 2006-05-31 - 主分类号： H01L21/762 文献下载
摘要：本发明涉及一种用于同时得到至少一对结构(51，52)的方法，每一个结构具有由有用层(110，120)覆盖在衬底(71，2)上。该方法的特征在于包含如下的步骤，包括：a)准备行(1)结构，其具有放在支持衬底(2)上的有用层；b)在所述有用层内部形成弱化区，从而定义前面有用层(110)和后面有用层(120)；c)将加强衬底(71)附着到所述前面有用层(120)；d)沿着弱化区分离叠层以得到两个行结构(2)，第一个(51)包括支持衬底(2)和后面有用区(120)，并且第二个(52)包括增强衬底(71)和前面有用层(110)。本发明用于电子学、光电子或光学领域。
用于同时得到一对有用覆盖衬底方法