“陈光炳”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果137个，建议您升级VIP下载更多相关专利

[发明专利]基准电压电路及其设计方法-CN202111285077.4有效
发明人：胡蓉彬;朱璨;王建安;陈光炳;付东兵;张正平;俞宙;杨治美;龚敏 -专利权人：重庆吉芯科技有限公司
申请日： 2021-11-01 - 公布日： 2022-08-19 - 主分类号： G05F1/567 文献下载
摘要：本发明提供一种基准电压电路及其设计方法，在通过主放大单元对基准核单元形成反馈的基础上，通过前馈放大单元对主放大单元形成前馈，通过基准核单元、主放大单元与前馈放大单元形成三阶负反馈环路，相较于主放大单元与基准核单元形成的二阶负反馈环路，三阶负反馈环路的增益更高，基于三阶负反馈环路中主放大单元与前馈放大单元两个较大的增益对电源电压波动的衰减缓冲，基准电压受电源电压的波动影响十分微弱，呈现出较好的电源抵制能力；同时，基于该三阶负反馈环路结构的创新，相比目前技术，在电源电压变化时，主放大单元两个输入端的电压差保持相对稳定，从而使得基准电压也保持相对稳定。
基准电压电路及其设计方法

[发明专利]一种跟随保持开关电路-CN202010795061.7有效
发明人：徐代果;付东兵;张正平;俞宙;王健安;朱璨;李儒章;陈光炳;王育新;徐学良 -专利权人：中国电子科技集团公司第二十四研究所;重庆吉芯科技有限公司
申请日： 2020-08-10 - 公布日： 2022-08-16 - 主分类号： H03M1/12 文献下载
摘要：本发明提出一种跟随保持开关电路，包括：跟随器；采样子电路，用于进行电压采样；自举控制子电路，用于在电路处于跟随状态时为所述采样子电路提供自举电压；采样开关控制子电路，用于在电路处于保持状态时，为所述自举控制子电路中的自举电容提供共模电压；所述跟随器与所述采样子电路的输出端连接；所述采样子电路通过采样开关分别连接所述自举控制子电路和所述采样开关控制子电路；本发明可有效提高采样开关的线性度。
一种跟随保持开关电路

[发明专利]连续时间线性均衡器及其次级极点频率提升方法-CN202110070168.X在审
发明人：臧剑栋;丁一;刘军;付东兵;王健安;陈光炳;唐枋;杨通贝 -专利权人：中国电子科技集团公司第二十四研究所;重庆吉芯科技有限公司
申请日： 2021-01-19 - 公布日： 2022-07-29 - 主分类号： H03D7/14 文献下载
摘要：本发明提供一种连续时间线性均衡器及其次级极点频率提升方法，本发明提供的连续时间线性均衡器在现有连续时间线性均衡器模块的基础上增设负值电容产生模块，通过负值电容产生模块产生的负值电容对连续时间线性均衡器模块的负载电容进行减小或者完全抵消等调节，使得连续时间线性均衡器模块的负载电容变得可调，进而可以在不调整连续时间线性均衡器模块的负载电阻的前提下调节提升连续时间线性均衡器的次级极点频率，且负载电容的改变对连续时间线性均衡器模块的影响可忽略不计。
连续时间线性均衡器及其次级极点频率提升方法

[发明专利]双极时钟占空比调节系统-CN201810885463.9有效
发明人：邓民明;刘涛;王旭;石寒夫;付东兵;陈光炳;王健安 -专利权人：中国电子科技集团公司第二十四研究所
申请日： 2018-08-06 - 公布日： 2022-07-22 - 主分类号： H03K3/017 文献下载
摘要：本发明公开了一种双极时钟占空比调节系统，包括：占空比调整单元、波形整形单元及共模调整设置单元，时钟信号先被输入到所述波形整形单元进行整形，整形后的一个时钟沿直接与共模调整设置单元相连接，经过波形整形单元整形后所输出的整形时钟通过所述占空比调整单元进行占空比调整，再经过波形整形单元进行波形整形，最后将经过占空比调整的边沿输入所述共模调整设置单元，由所述共模调整设置单元完成整个占空比的组合，形成一个完成共模调整占空比可调时钟输出。本发明设计的双极时钟占空比调节系统具有结构简单，易于与双极系统相集成，同时能实现时钟占空比及输出共模的调节，具有显著的优势。
时钟调节系统

[发明专利]一种比较器及模数转换器-CN202010788486.5有效
发明人：徐代果;蒋和全;李儒章;王健安;陈光炳;付东兵;王育新;徐世六;徐梓丞 -专利权人：中国电子科技集团公司第二十四研究所;重庆吉芯科技有限公司
申请日： 2020-08-07 - 公布日： 2022-07-05 - 主分类号： H03M1/34 文献下载
摘要：本发明提供了一种比较器及模数转换器，该比较器包括输入单元、负载单元、控制开关和调整单元，其中，输入单元的输入端接第一输入信号和第二输入信号，负载单元接输入单元，通过调整负载单元的增益调整对管的栅压来调整比较器的增益，调整单元接输入单元，根据控制开关的使能状态调整增益调整对管的栅压；本发明还提供了一种模数转换器，该比较器在失调消除状态下，增益较小，使得比较器的失调电压放大倍数小，在信号放大状态下，增益较大，使得比较器的输入差模信号放大倍数大，消除了比较器失调电压对比较器比较结果的影响，提升比较器速度，减小版图面积，明显消除了比较器的失调电压。
一种比较转换器

[发明专利]一种比较器及模数转换器-CN201910564951.4有效
发明人：徐代果;蒋和全;李儒章;王健安;陈光炳;付东兵;王育新;于晓权;李梁 -专利权人：中国电子科技集团公司第二十四研究所
申请日： 2019-06-27 - 公布日： 2022-06-24 - 主分类号： H03K5/24 文献下载
摘要：本发明提供了一种比较器及模数转换器，所述比较器在传统预放大级的基础上引入了由开关、电容和开关控制逻辑组成的负载电容调整单元，电路结构非常简单，不会明显增加电路设计的开销；当比较器处于噪声敏感区域时，开关导通使得电容接入预放大级尾电流管漏极，在不降低预放大级带宽的情况下增加了输入管工作在饱和区的时间，降低了比较器的噪声，提升了比较器的精度；当比较器处于噪声不敏感区域或者复位阶段时，开关关断使得电容和预放大级尾电流管漏极断开，从而进一步提高了比较器的速度；同时，还引入了增益自举单元，形成了正反馈结构，增加了预放大级的增益和比较器速度；基于上述结构设计，降低了整个锁存器的静态功耗和时钟设计难度。
一种比较转换器

[发明专利]一种比较器时钟产生电路及高速逐次逼近型模数转换器-CN201910787762.3有效
发明人：徐代果;蒋和全;李儒章;王健安;陈光炳;王育新;付东兵;李梁 -专利权人：中国电子科技集团公司第二十四研究所
申请日： 2019-08-26 - 公布日： 2022-06-14 - 主分类号： H03M1/12 文献下载
摘要：本发明提供一种比较器时钟产生电路及高速逐次逼近型模数转换器，所述比较器时钟产生电路包括一路高延迟通道和一路低延迟通道，应用于高速逐次逼近型模数转换器时，在高位权重电容建立阶段选通高延迟通道，在低位权重电容建立阶段选通低延迟通道，既满足了高位权重电容建立的精度要求，同时又满足了低位权重电容建立的速度要求，有效地解决了转换精度和转换速度之间的矛盾，提高了高速逐次逼近型模数转换器的性能；所述比较器时钟产生电路的结构简单，在传统技术的一路延迟通道基础上增加一个延迟通道和三个逻辑门即可实现，并没有增加数字电路的设计难度和复杂程度。
一种比较时钟产生电路高速逐次逼近型模数转换器

[发明专利]时钟数据恢复电路的数字控制电路及时钟数据恢复电路-CN202010050239.5有效
发明人：马世碧;陈刚;丁一;刘军;付东兵;王健安;陈光炳 -专利权人：中国电子科技集团公司第二十四研究所;重庆吉芯科技有限公司
申请日： 2020-01-17 - 公布日： 2022-06-14 - 主分类号： H03L7/181 文献下载
摘要：本发明提供一种时钟数据恢复电路的数字控制电路及时钟数据恢复电路，在时钟数据恢复的数字控制电路中，通过相位插值器输入时钟幅度调节控制模块，可调节相位插值器输入时钟的幅度，使其时钟幅度不小于预先设定的阈值电压，进而能调节控制相位插值器的线性度；通过输入数据共模电压偏移量调节控制模块调节输入数据的共模电压偏移量，解决了串行数据共模电压失调的问题，并优化了采样时钟的占空比；通过相位插值器检测控制模块能有效调节控制相位插值器输出时钟的相位，使其输出的采样时钟满足采样要求；通过与门结构的相位检测单元代替传统的异或门结构，简化了相位检测单元的结构，减小了电路的面积和功耗。
时钟数据恢复电路数字控制

[发明专利]一种基于负载调整结构的低噪声比较器-CN201910294772.3有效
发明人：徐代果;蒋和全;李儒章;王健安;陈光炳;付东兵;王育新;于晓权;李梁 -专利权人：中国电子科技集团公司第二十四研究所
申请日： 2019-04-12 - 公布日： 2022-06-03 - 主分类号： H03M1/14 文献下载
摘要：本发明属于模拟或数模混合集成电路技术领域，涉及一种基于负载调整结构的低噪声比较器。包括预放大级以及锁存器；在预放大级的输出端Dip/Din均设置有负载电容调整结构；所述负载电容调整结构包括与非门NAND和开关K，以及电容C；开关K的一端和预放大级的输出Dip/Din相连，开关K的另一端和电容C的一端相连，电容C的另一端接地，输出Dip/Din作为与非门NAND的输入端。当比较器处于噪声敏感区域时，开关K导通，使得电容C接入预放大级输出端，从而降低预放大级带宽并抑制了噪声。当比较器处于噪声不敏感区域或者复位阶段时，开关K关断，使得电容C和预放大级的输出端断开，从而提高了比较器的速度。
一种基于负载调整结构噪声比较

[发明专利]SAR ADC的比较器时钟产生电路及高速逐次逼近型模数转换器-CN201910781074.6有效
发明人：徐代果;蒋和全;李儒章;王健安;陈光炳;王育新;付东兵;李梁 -专利权人：中国电子科技集团公司第二十四研究所
申请日： 2019-08-23 - 公布日： 2022-05-24 - 主分类号： H03M1/12 文献下载
摘要：本发明提供一种SAR ADC的比较器时钟产生电路，包括信号输入模块、延时模块、调节模块和时钟模块；所述信号输入模块用于为所述调节模块提供第一控制信号Clke；所述延时模块用于根据SAR ADC的采样信号Clkin和第二控制信号Clkinn生成第三控制信号Clki，其中所述第二控制信号Clkinn为所述采样信号Clkin的反相信号；所述时钟模块用于根据所述第二控制信号Clkinn和第三控制信号Clki产生时钟信号Clkoi；所述调节模块根据所述第一控制入信号Clke和所述时钟信号Clkoi产生第四控制信号Clk，所述第四控制信号Clk作为所述比较器的输入信号。当SAR ADC处于高速采样状态时，比较器时钟产生电路所产生的比较器的比较时钟同样工作在高频状态，满足SAR ADC对于高速转换的要求。
sar adc 比较时钟产生电路高速逐次逼近型模数转换器

[发明专利]用于检测传感器信号的sigma-delta调制器-CN201810682864.4有效
发明人：胡蓉彬;胡刚毅;李儒章;王健安;陈光炳;王育新;付东兵 -专利权人：中国电子科技集团公司第二十四研究所
申请日： 2018-06-28 - 公布日： 2022-05-17 - 主分类号： H03M3/00 文献下载
摘要：本发明提供一种用于检测传感器信号的sigma‑delta调制器，包括：运算跨导放大器，用于检测待测信号并将其与VDAC之间差值放大转换成第一电流信号、第二电流信号；比较器，用于比较第一电流信号与第二电流信号各自之间的积分电压输出比较值；触发器，与比较器与时钟信号相连，用于锁存比较器的比较值；增减计数器，用于对比较器的输出结果计数并输出二进制数的累积值；二进制移位器，用于对累积值向右移两位；加法器，用于将锁存的比较值与移位的累积值相加输出累加值；DAC电路，用于对累加值数模转换输出电压VDAC。sigma‑delta调制器具有较高的灵敏度与精度，能够检测和量化传感器输出的微弱信号，由于其功耗极低，能实现传感器与传感器信号处理电路的单芯片集成。
用于检测传感器信号 sigma delta 调制器

[发明专利]高压半导体介质耐压终端-CN201910517136.2有效
发明人：谭开洲;付强;唐昭焕;胡刚毅;许斌;陈光炳;王健安;王育新;张振宇;杨永晖;钟怡;刘勇;黄磊;王志宽;朱坤峰;陈文锁;邱盛 -专利权人：中国电子科技集团公司第二十四研究所
申请日： 2017-04-18 - 公布日： 2022-04-26 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种高压半导体介质耐压终端，包括高掺杂半导体材料层、形成于高掺杂半导体材料层上的外延层、外延层顶部部分区域处理后形成的有源器件区，在有源器件区的一侧开设有第一深槽，第一深槽垂直穿过外延层，进入到高掺杂半导体材料层，在第一深槽内的侧壁上形成有第一介质绝缘层，且在第一深槽内填充形成有半绝缘层；在外延层上垂直开设有进入到高掺杂半导体材料层的第二深槽，根据第二深槽与所述有源器件区的位置关系以及第二深槽的横向宽度与外延层的关联性，对高压半导体介质耐压终端进行设计，从而提高高压半导体介质耐压终端的耐压性能。
高压半导体介质耐压终端

[发明专利]一种高速低功耗比较器及逐次逼近型模数转换器和电子设备-CN201810194993.9有效
发明人：徐代果;徐世六;陈光炳;刘涛;刘璐;邓民明;石寒夫;王旭 -专利权人：中国电子科技集团公司第二十四研究所
申请日： 2018-03-09 - 公布日： 2022-04-22 - 主分类号： H03M1/46 文献下载
摘要：本发明公开了一种高速低功耗比较器，包括输入NMOS管M1/M2，由NMOS管M4/M5和PMOS管M7/M8构成的锁存器结构，由NMOS管M6和PMOS管M9构成的复位控制开关，由NMOS管M3/M10/M11构成的下拉管；同时还包括反相器I0/I1/I2，延迟单元d1/d2，与门AND1/AND2，以及同或门XNOR；本发明通过在下拉管添加同或门进行控制，来防止tip和tin所在通路与下拉管导通产生静态功耗，以及增加两个复位开关，使输出Dp和Dn不至于被拉低至0或者拉高至Vdd，进而是比较器快速进入锁存，以此来到达电压变化小，电容反复少，功耗低的效果，此外，还可以将该噪声抑制比较器现有的逐次逼近型模数转换器和电子设备中，实现广泛的应用价值。
一种高速功耗比较逐次逼近型模数转换器电子设备

[发明专利]一种高速动态比较器及逐次逼近型模数转换器和电子设备-CN201810195754.5有效
发明人：徐代果;徐世六;陈光炳;刘涛;刘璐;邓民明;石寒夫;王旭 -专利权人：中国电子科技集团公司第二十四研究所
申请日： 2018-03-09 - 公布日： 2022-04-19 - 主分类号： H03M1/46 文献下载
摘要：本发明公开了一种高速动态比较器，包括输入NMOS管M1/M2，由NMOS管M4/M5和PMOS管M7/M8构成的锁存器结构，由NMOS管M6和PMOS管M9构成的复位控制开关，由NMOS管M3/M10/M11构成的下拉管；同时还包括反相器I0/I1/I2，延迟单元d1/d2，与门AND1/AND2，以及同或门XNOR；本发明通过控制M10和M11的先后关闭顺序来使tip和tin同时导通形成高速模式和低速模式，进而导通电流增大，进而先进入锁存状态，从而可以对噪声进行有效的抑制，此外，还可以将该高速动态比较器现有的逐次逼近型模数转换器和电子设备中，实现广泛的应用价值。
一种高速动态比较逐次逼近型模数转换器电子设备

[发明专利]一种基于预放大级结构的比较器及模数转换器-CN202111581695.3在审
发明人：徐代果;蒋和全;李儒章;王健安;付东兵;陈光炳;俞宙;张正平;朱璨;高炜祺 -专利权人：重庆吉芯科技有限公司
申请日： 2021-12-22 - 公布日： 2022-04-12 - 主分类号： H03K5/24 文献下载
摘要：本发明适用于集成电路技术领域，提供了一种基于预放大级结构的比较器及模数转换器，该比较器包括：第一预放大级，其输入端接差分输入信号，对差分输入信号进行放大输出，输出第一差分输出信号；第二预放大级，其输入端连接第一差分输出信号，对第一差分输出信号进行放大输出，输出第二差分输出信号，且其输出端与其输入端之间设置有正反馈单元，通过正反馈单元提高第二预放大级的电压增益；锁存器，其输入端接第二差分输出信号；通过正反馈单元提高第二预放大级的电压增益，尤其是提高了小信号的电压增益，进而能有效降低了比较器的等效输入噪声。
一种基于放大结构比较转换器