专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果53个,建议您升级VIP下载更多相关专利
  • [实用新型]一种具有除湿功能的电池包-CN202321049373.9有效
  • 姜久春;常春;贺章擎;廖力;刘光军;王鹿军;李慧 - 徐州普瑞赛思物联网科技有限公司
  • 2023-05-05 - 2023-09-05 - H01M10/52
  • 本实用新型公开了一种具有除湿功能的电池包,包括围挡,所述围挡上下表面均设有盖板,所述围挡包括两个侧围挡、前围挡和后围挡;所述前围挡上对称开设有两个第一通槽,所述第一通槽的内部安装有进气组件,所述进气组件的内部安装有干燥剂;通过湿度传感器、抽气泵和气体止回阀,可以在电池包内部湿度较大时,将内部的空气排出,同时在外界相对于内部空气较为干燥的空气进入时,还可以通过干燥剂对其进行简单的除湿工作,当空气更换完毕后,通过干燥剂可以持续对内部的空气进行除湿工作,降低了空气湿度增加的速度,减缓了下次更换空气的周期。
  • 一种具有除湿功能电池
  • [发明专利]防探针探测的开关电容PUF电路的布局方法-CN201910078051.9有效
  • 张寅;万美琳;章珍珍;贺章擎;张志文;卢仕;顾豪爽 - 湖北大学
  • 2019-01-28 - 2023-08-08 - G06F21/73
  • 本发明公开一种防探针探测的开关电容PUF电路的布局方法,开关电容PUF所采样的电容仅采用由构成容性防护层的上层金属、下层金属及之间的绝缘层构成的寄生电容,不包括固定电容;然后采用输入输出无反馈通路的模拟放大/比较器对开关电容的输出电压差值进行放大,得到最终输出秘钥。同时,不再采用长度较长的金属线网保护芯片的敏感区域,而是用多个较短的金属线或者面积较小的金属块作为开关电容PUF采样电容的极板,并覆盖敏感区域,通过减小采样电容的面积,以同时防止同层及不同层的破坏+重建+探测攻击,增加金属容性防护层的探针探测灵敏度。
  • 探针探测开关电容puf电路布局方法
  • [实用新型]一种具有灭火装置的电池包-CN202320829442.1有效
  • 姜久春;常春;贺章擎;廖力;刘光军;王鹿军;李慧 - 徐州普瑞赛思物联网科技有限公司
  • 2023-04-14 - 2023-08-08 - H01M10/613
  • 本实用新型公开了一种具有灭火装置的电池包,包括框架,所述框架的内部一侧安装有限位架,所述限位架的内部设有进气管,所述限位架与框架之间均匀有的设有多个电池模组,多个所述电池模组之间均设有限位壳体,所述限位壳体通过管道与进气管相连通,所述限位壳体上均匀的开设有出气孔,通过温度传感器对电池包内部的温度进行监测,然后通过控制器开启电磁阀使气瓶内部的惰性气体排入电池包内部,通过惰性气体喷放时体积急剧膨胀并吸收大量的热的特点,降低电池包内部的温度,同时将电池包内部原本的空气挤出,以便达到迅速灭火的工作。
  • 一种具有灭火装置电池
  • [发明专利]基于FPGA的低开销三态PUF电路及配置方法-CN202310470048.8有效
  • 贺章擎;黄紫山;朱昕蕊;张寅 - 湖北工业大学
  • 2023-04-27 - 2023-08-04 - H03K19/20
  • 本发明公开了基于FPGA的低开销三态PUF电路及配置方法,包括:第一输入端相连的两或门,PUF单元和信号处理单元;PUF单元包括若干级联单元顺次连接构成的总链路,级联单元包括异或门子单元和多路选择器子单元;异或门子单元用来根据第一输入端接收的第一激励信号配置为反相器或延迟线,以及用来根据第二输入端接收的2比特第二激励信号配置两路信号的延迟路径;多路选择器子单元用来根据接收的第三激励信号选择两路信号的传输路径;PUF单元用来根据激励信号切换工作模式;信号处理单元用来在当前工作模式下根据PUF单元的输出获取响应。本发明可增强抗建模攻击能力和激励响应空间,可提高可配置性,可降低资源开销。
  • 基于fpga开销三态puf电路配置方法
  • [发明专利]基于衬底耦合容性PUF的芯片防半侵入式攻击方法-CN202010709482.3有效
  • 万美琳;彭定洋;张寅;贺章擎;彭旷;胡永明;顾豪爽 - 湖北大学
  • 2020-07-22 - 2023-06-27 - H01L23/00
  • 本发明公开基于衬底耦合容性PUF的芯片防半侵入式攻击方法,所述方法是先在芯片衬底下方引入金属层对光子和电磁信号进行有效屏蔽;再采用芯片内部基于衬底‑氧化层‑金属层电容耦合脉冲失配检测的衬底耦合容性PUF实时检测芯片下方金属层的完整性;衬底耦合容性PUF结构包括:由衬底‑氧化层‑金属层构成电容、由P+扩散区构成的衬底电压检测点、采样放大电路,金属层是铜、铝或导电的光、电磁屏蔽层,采样放大电路用于检测不同位置衬底电压检测点的耦合电压大小并输出设定的PUF;本发明可防止金属层被破坏,不额外引入新的工艺流程,完全与CMOS工艺兼容,具有完备的半侵入式攻击防护,可有效提升安全芯片的半侵入式攻击防护以及整个芯片的硬件安全性防护能力。
  • 基于衬底耦合puf芯片侵入攻击方法
  • [发明专利]基于瞬态效应环形振荡器的强PUF电路及响应生成方法-CN202310153802.5有效
  • 贺章擎;王筱涵;柯涛;马锐;张寅 - 湖北工业大学
  • 2023-02-23 - 2023-05-30 - H04L9/18
  • 本发明公开了基于瞬态效应环形振荡器的强PUF电路及响应生成方法,该强PUF电路包括:第一TERO阵列模块和第二TERO阵列模块;第一选择器和第二选择器,用来从第一TERO阵列模块和第二TERO阵列模块中分别选择一TERO单元产生振荡信号;路径选择器,用来控制两路振荡信号的传输路径;第一计数器和第二计数器,用来对振荡信号计数;比较器,用来比较计数值并产生输出响应;异或模块,用来将比较器的输出响应与暂存的响应待用值进行异或运算,以及采用异或运算值更新响应待用值,并输出最终异或运算值作为最终响应。异或模块可使比较器每次的输出响应都能影响最终响应。本发明可产生海量激励响应,可减少锁定现象,提高安全性。
  • 基于瞬态效应环形振荡器puf电路响应生成方法
  • [发明专利]一种电力配电网中配电设备故障监测装置-CN202310035579.4有效
  • 黄紫山;罗其瑞;杨博文;贺章擎 - 湖北工业大学
  • 2023-01-10 - 2023-05-05 - G01R31/12
  • 本发明涉及一种电力配电网中配电设备故障监测装置。该装置包括拼接式环体、环形拼接限位轨道、环形拼接限位槽和移动监测机构以及移动机构,移动机构驱使拼接式环体沿着电缆的长度方向移动;移动监测机构包括限位筒体、控制组件、监测组件、移动筒体,控制组件用于控制移动筒体沿着环形拼接限位轨道移动并带动监测组件绕电缆做圆周运动;监测组件可以绕着电缆表面做螺旋式路径的往复移动,可以对电缆监测区域进行全方位、高精度的数据采集,并对电缆上局部放电区域或破损处进行精准定位和图像采集,以供维修人员进行维修参考,同时可以在局部放电区域或破损处进行标记,方便维修人员在维修时快速寻找到标记点。
  • 一种电力配电网配电设备故障监测装置
  • [发明专利]基于贝叶斯干扰控制的变异指数的BVI-CFAR目标检测算法-CN202110540434.0有效
  • 巩朋成;朱鑫潮;李婕;王兆彬;邓薇;周顺;贺章擎 - 湖北工业大学
  • 2021-05-18 - 2023-04-28 - G01S7/41
  • 公开了一种基于贝叶斯干扰控制的变异指数的BVI‑CFAR目标检测算法,所述算法首先将滑动窗口分为前后检测窗后,再次将前后检测窗口分为两份,得到四个检测窗口,然后采用变异指数对四个滑动窗口过程进行分析,判断干扰可能存在的窗口位置,然后采用贝叶斯滑动窗口干扰控制方法,对窗口干扰进行预测和补偿,推导出了贝叶斯变异指数算法的检测过程的表达式。本发明首次将贝叶斯滑动窗口干扰控制的方法运用于变异指数检测过程,具有很好的多目标检测效果,相对于传统的VI‑CFAR算法,解决了VI‑CFAR检测器在两侧都出现目标时,检测概率大大降低的问题,贝叶斯干扰控制的运用,减少了干扰对检测过程的影响,提高了雷达在复杂环境和多目标环境下的检测性能,为CFAR算法提供了新方法。
  • 基于贝叶斯干扰控制变异指数bvicfar目标检测算法
  • [发明专利]一种抗建模可配置双模PUF结构及其配置方法-CN202211660152.5有效
  • 贺章擎;朱昕蕊;曹文君;马丹;胡成昆;姜久春 - 湖北工业大学
  • 2022-12-23 - 2023-03-28 - H04L9/32
  • 本发明公开了一种抗建模可配置双模PUF结构及其配置方法,该双模PUF结构包括上路与门和下路与门,若干级联单元,上路计数器,下路计数器,比较器,第一寄存器,第二寄存器,以及控制逻辑单元;若干级联单元顺次连接;各级联单元包括上路反相器、下路反相器、上路多路选择器和下路多路选择器,上路反相器的输出端连接上路多路选择器的第一输入端和下路多路选择器的第二输入端,下路反相器的输出端连接上路多路选择器的第二输入端和下路多路选择器的第一输入端;控制逻辑单元产生二进制激励信号并按位分别输入各级联单元,控制信号路径。本发明可提高电路硬件资源利用率,提高抗建模攻击能力,增强PUF结构的安全性。
  • 一种建模配置双模puf结构及其方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top