“蒲原史朗”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果7个，建议您升级VIP下载更多相关专利

[发明专利]IoT边缘模块-CN202210138105.8在审
发明人： 蒲原史朗;田边昭;上嶋和也;上原淳;奥山和哉 -专利权人：瑞萨电子株式会社
申请日： 2022-02-15 - 公布日： 2022-08-26 - 主分类号： H02N11/00 文献下载
摘要：本公开的各个实施例涉及IoT边缘模块。微型计算机以基于温差发电模块的最低日发电量的发电量而设置的第一时间间隔对无线通信模块执行供电操作。此外，微型计算机以基于温差发电模块的最低日发电量的发电量而设置的第二时间间隔对传感器执行供电操作。
iot 边缘模块

[发明专利]半导体设备及其制造方法-CN201710132353.0有效
发明人：前川径一;蒲原史朗;山县保司;山本芳树 -专利权人：瑞萨电子株式会社
申请日： 2017-03-07 - 公布日： 2022-01-07 - 主分类号： H01L27/112 文献下载
摘要：为了提供一种能够改善信息的读出精度的配置有反熔丝存储单元的半导体设备。本发明提供一种半导体设备，其中，N沟道型的存储晶体管、选择核心晶体管和选择体晶体管分别以串联的方式电连接。存储晶体管和选择核心晶体管形成在SOI衬底的硅层中，并且，选择体晶体管形成在半导体衬底中。字线连接于存储晶体管的存储栅电极，并且，位线连接于选择体晶体管。在向位线施加与从字线施加到存储栅电极的电压极性相反的反电压的同时，执行写入操作。
半导体设备及其制造方法

[发明专利]半导体集成电路装置以及可穿戴装置-CN201510940599.1有效
发明人： 蒲原史朗;山县保司;长谷川拓实;杉井信之 -专利权人：瑞萨电子株式会社
申请日： 2015-12-16 - 公布日： 2021-05-11 - 主分类号： G11C11/41 文献下载
摘要：本发明涉及半导体集成电路装置以及可穿戴装置，能够提供能够在实现低功耗化的同时稳定地动作的半导体装置。半导体装置具备：CPU(26)；系统控制器(24)，指定CPU(26)的动作速度；SRAM(30)，具有P型SOTB晶体管(SP1、SP2)和N型SOTB晶体管(SN1～SN4)，与CPU(26)连接；以及基板偏置电路(23)，与系统控制器(24)连接，能够对P型SOTB晶体管(SP1、SP2)以及N型SOTB晶体管(SN1～SN4)供给基板偏置电压(Vsp、Vsn)。此处，在系统控制器(24)指定使CPU(26)以低速进行动作的低速模式时，基板偏置电路(23)将基板偏置电压(Vsp、Vsn)供给到P型SOTB晶体管(SP1、SP2)以及N型SOTB晶体管(SN1～SN4)。
半导体集成电路装置以及穿戴

[发明专利]半导体器件-CN202010196391.4在审
发明人： 蒲原史朗;上嶋和也 -专利权人：瑞萨电子株式会社
申请日： 2020-03-19 - 公布日： 2020-10-02 - 主分类号： F16K31/06 文献下载
摘要：本申请涉及半导体器件。半导体器件控制第一电路，该第一电路用于向由线圈和可动铁芯构成的闭锁螺线管和永磁体提供/停止由直流电源提供的电流，该电流基于来自电流检测电路的输入来测量。该半导体器件包括控制电路，该控制电路具有低功耗模式和正常操作模式，在该低功耗模式中泄漏电流减小。当没有电流流过线圈时，控制电路保持低功耗模式，而当电流流过线圈时，保持正常操作模式。所述控制电路进一步被配置成在可动铁芯与永磁体分离时检测由电流检测电路检测到的电流的拐点。
半导体器件

[发明专利]半导体集成电路器件-CN200410092936.8有效
发明人：檜上竜也;伊藤文俊;蒲原史朗 -专利权人：株式会社日立制作所
申请日： 2002-11-15 - 公布日： 2005-05-04 - 主分类号： H01L27/088 文献下载
摘要：本发明提供一种半导体集成电路器件，包括：半导体衬底主表面的第一区上的第一MISFET；和半导体衬底主表面的第二区上的第二MISFET，其中所述第一MISFET的栅绝缘膜包括相对介电常数高于氮化硅相对介电常数的第一绝缘膜，其中第二MISFET的栅绝缘膜包括由氧化硅组成的第二绝缘膜，以及其中转变成氧化硅膜膜厚度的第一绝缘膜的膜厚度比转变成氧化硅膜膜厚度的第二绝缘膜的膜厚度薄。
半导体集成电路器件

[发明专利]半导体集成电路器件的制造方法-CN02151403.8有效
发明人：檜上竜也;伊藤文俊;蒲原史朗 -专利权人：株式会社日立制作所
申请日： 2002-11-15 - 公布日： 2003-05-28 - 主分类号： H01L21/8234 文献下载
摘要：本发明提供一种适合于高介质膜形成栅绝缘膜的两种类型的栅极工艺。高介质膜，例如，相对介电常数大于氮化硅膜的氧化钛膜(内部电路的栅绝缘膜)淀积在衬底上，氮化硅膜设置在氧化钛膜上。氮化硅膜起氧化防止膜的作用，当在下一步骤中进行热氧化衬底的表面时防止氧化钛膜氧化。接着，除去I/O电路区上的氮化硅膜和氧化钛膜同时内部电路区上的氮化硅膜和氧化钛膜保留，对衬底进行热氧化，由此在衬底的I/O电路区的表面上形成氧化硅膜(I/O电路区的栅绝缘膜)。
半导体集成电路器件制造方法