“菲尔·鲁特”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果12个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件和操作方法-CN201811229577.4有效
发明人：亚当·布朗;吉姆·帕金;菲尔·鲁特;史蒂文·沃特豪斯;所罗伯·潘迪 -专利权人：安世有限公司
申请日： 2018-10-22 - 公布日： 2023-10-03 - 主分类号： H01L27/088 文献下载
摘要：一种场效应晶体管半导体器件，其具有紧凑的器件占用面积，用于汽车和热插拔应用。所述器件包括多个场效应晶体管单元，所述多个晶体管单元包括布置在衬底上的至少一个低阈值电压晶体管单元和至少一个高阈值电压晶体管单元。所述场效应晶体管半导体器件被配置和布置成在线性模式操作期间操作所述至少一个高阈值电压晶体管单元，并且在电阻模式操作期间操作所述低阈值电压晶体管单元和所述高阈值电压晶体管单元两者。独立权利要求被包括在操作包括多个场效应晶体管单元的场效应晶体管半导体器件的方法中。
半导体器件操作方法

[发明专利]具有箝位二极管的半导体器件-CN202211235800.2在审
发明人：赖艳;菲尔·鲁特 -专利权人：安世有限公司
申请日： 2022-10-10 - 公布日： 2023-04-14 - 主分类号： H01L29/78 文献下载
摘要：本公开涉及一种半导体器件及其制造方法。该半导体器件包括与p‑n结集成的MOSFET，该p‑n结被布置为在MOSFET的源极触点和漏极触点之间的钳位二极管。MOSFET限定第一击穿电压，并且钳位二极管限定第二击穿电压，其中，所述第一击穿电压大于所述第二击穿电压。箝位二极管的串联电阻包括漂移电阻和箝位电阻；其中，漂移电阻与箝位二极管一起形成；其中，箝位电阻独立于箝位二极管形成，并且被配置为确保均匀的雪崩电流。
具有箝位二极管半导体器件

[发明专利]沟槽型MOSFET-CN202210561756.8在审
发明人：史蒂文·皮克;菲尔·鲁特 -专利权人：安世有限公司
申请日： 2022-05-23 - 公布日： 2022-11-22 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及一种沟槽型金属氧化物半导体场效应晶体管，即沟槽型MOSFET，以及制造这种晶体管的方法。更具体地，本发明涉及具有深沟槽的沟槽型MOSFET，该深沟槽与更浅的栅极限定沟槽相邻以获得RESURF效应。根据本发明，在漂移区中形成与漂移区的电荷类型相似的电荷类型的离子注入区。离子注入区在沟槽型MOSFET的深沟槽下方延伸，并与深沟槽的基底垂直对准。
沟槽 mosfet

[发明专利]包括相互分离的沟槽结构的半导体器件-CN202210219390.6在审
发明人：金兴振;菲尔·鲁特 -专利权人：安世有限公司
申请日： 2022-03-08 - 公布日： 2022-09-13 - 主分类号： H01L29/423 文献下载
摘要：本发明涉及一种包括一个或多个相互分离的沟槽结构的半导体器件。本发明还涉及一种用于制造这种器件的方法。本发明尤其涉及这样一种半导体器件：其中第一多晶硅体和第二多晶硅体设置在沟槽中，其中第一多晶硅体和第二多晶硅体可以被单独地偏置。根据本发明的方法包括以下步骤：执行湿法氧化，用于氧化第一多晶硅体以及侧壁的暴露的上表面，以在有源区域内形成第二介电层的第一部分，随后执行干法氧化，用于形成第二介电层的剩余部分。根据本发明，在有源区域内，在沟槽中的第二介电层上接下来布置第二多晶硅体，使得第二多晶硅体通过所述第二介电层而与沟槽的侧壁和第一多晶硅体分离。
包括相互分离沟槽结构半导体器件

[发明专利]沟槽栅极半导体器件-CN202210047391.7在审
发明人：史蒂文·皮克;菲尔·鲁特 -专利权人：安世有限公司
申请日： 2022-01-17 - 公布日： 2022-07-29 - 主分类号： H01L29/423 文献下载
摘要：本发明涉及一种沟槽栅极半导体器件及其制造方法。该沟槽栅极半导体器件的每个单位单元包括第一沟槽和从第一沟槽底部延伸的第二沟槽。半导体器件还包括：布置在第一沟槽的第一侧壁上的栅极氧化物层；布置在第二沟槽的第二侧壁和底部上的第二氧化物层；布置在第一沟槽内部的第一多晶硅区，该第一多晶硅区通过栅极氧化物层与第一侧壁分离，并且形成单位单元的栅极。另外，半导体器件包括：布置在第二沟槽内部的第二多晶硅区，该第二多晶硅区通过第二氧化物层与第二沟槽的第二侧壁和底部分离，并且形成单位单元的掩埋源极；以及第三氧化物层，其布置在第一多晶硅区和第二多晶硅区之间。
沟槽栅极半导体器件

[发明专利]封装半导体器件-CN202210047593.1在审
发明人：里卡多·杨多克;亚当·布朗;菲尔·鲁特 -专利权人：安世有限公司
申请日： 2022-01-17 - 公布日： 2022-07-29 - 主分类号： H01L25/07 文献下载
摘要：本发明涉及一种封装半导体器件，其包括：第一半导体管芯，其上集成有第一电气部件，该部件包括分别布置在第一半导体管芯的第一和第二表面处的第一和第二端子；第二半导体管芯，其上集成有第二电气部件，该部件包括分别布置在第二半导体管芯的第一和第二表面处的第一和第二端子，第二半导体管芯的第一表面面向第一半导体管芯的第一表面，第一导电元件布置在第一半导体管芯的第二表面上且与第一电气部件的第二端子电连接；第二导电元件，其布置在第二半导体管芯的第二表面上且与第二电气部件的第二端子电连接；第三导电元件，其布置在第一和第二半导体管芯各自的第一表面之间，第一和第二电气部件各自的第一端子通过第三导电元件电连接。
封装半导体器件

[发明专利]半导体器件及其制造方法-CN202210026410.8在审
发明人：金兴振;菲尔·鲁特 -专利权人：安世有限公司
申请日： 2022-01-11 - 公布日： 2022-07-19 - 主分类号： H01L29/40 文献下载
摘要：本发明涉及一种半导体器件、包括该半导体器件的汽车部件、形成该半导体器件的方法、以及制造该半导体器件的方法，该半导体器件包括：基板，其上布置有第一外延层和布置在第一外延层内的电压阻断元件；第二外延层，其布置在第一外延层上；以及竖直开关元件，其布置在第二外延层中。
半导体器件及其制造方法

[发明专利]具有集成钳位二极管的半导体器件-CN201911241056.5在审
发明人：赖艳;马克·加日达;巴里·怀恩;菲尔·鲁特 -专利权人：安世有限公司
申请日： 2019-12-06 - 公布日： 2020-06-16 - 主分类号： H01L29/78 文献下载
摘要：本公开涉及一种半导体器件及其制造方法。所述半导体器件包括：与p‑n结集成的MOSFET，所述p‑n结被布置为所述MOSFET的源极接触和漏极接触之间的钳位二极管；其中，所述MOSFET限定第一击穿电压，并且所述钳位二极管限定第二击穿电压，其中，所述第一击穿电压大于所述第二击穿电压，使得所述钳位二极管被配置和布置为接收低雪崩电流，并且所述MOSFET被配置和布置为接收高雪崩电流。
具有集成二极管半导体器件

[发明专利]具有隔离沟槽的半导体器件-CN201210517752.6有效
发明人： 菲尔·鲁特;伊恩·卡尔肖;史蒂文·皮克 -专利权人： NXP股份有限公司
申请日： 2012-12-05 - 公布日： 2013-06-12 - 主分类号： H01L27/06 文献下载
摘要：半导体器件使用隔离沟槽，并且提供了隔离所需的一个或者多个附加沟槽。这些附加沟槽可以连接在晶体管栅极与所述漏极之间，以便提供附加的栅极-漏极电容，或者它们可被用于形成耦合至所述晶体管栅极的串联阻抗。可以单独地或者组合地使用这些措施，以便减小所述开关速度，从而减小电流尖峰。
具有隔离沟槽半导体器件

[发明专利]沟槽-栅极RESURF半导体器件及其制造方法-CN201210517554.X无效
发明人：史蒂文·皮克;菲尔·鲁特 -专利权人： NXP股份有限公司
申请日： 2012-12-05 - 公布日： 2013-06-12 - 主分类号： H01L29/78 文献下载
摘要：带有横向RESURF柱的沟槽-栅极器件具有在栅极沟槽下方的附加注入。所述附加注入减小了所述RESURF柱之间的半导体漂移区的有效宽度，并且这样提供了附加的栅极屏蔽，改善了所述器件的电性能。
沟槽栅极 resurf 半导体器件及其制造方法

[发明专利]IC管芯、半导体封装、印制电路板和IC管芯制造方法-CN201210272108.7有效
发明人： 菲尔·鲁特 -专利权人： NXP股份有限公司
申请日： 2012-08-01 - 公布日： 2013-02-06 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种IC管芯和包括这种IC管芯的一种半导体封装(10)。所述封装包括：第一电压端(12)；第二电压端(14)；包括第一MOSFET(100)的第一管芯，所述第一MOSFET具有与所述第一电压端电连接的漏极区(102)并且还具有源极区(104)；以及与所述第一管芯相邻的第二管芯，所述第二管芯包括第二MOSFET(100’)，所述第二MOSFET具有与所述第一MOSFET的源极区电连接的漏极区并且具有所述第二电压端电连接的源极区，其中所述半导体封装还包括纵向电容器(200)，所述纵向电容器具有与所述第一MOSFET的漏极区电连接的第一极板(202)以及与所述第二MOSFET的源极区电连接并且利用电介质材料(204)与所述第一极板电绝缘的第二极板(206)，将所述电容器集成到所述第一管芯或者所述第二管芯上。本发明还公开了一种印制电路板和一种用于制造所述IC管芯的方法。
ic 管芯半导体封装印制电路板制造方法

[发明专利]边缘端接区-CN201110230833.3有效
发明人：史蒂文·T·皮克;菲尔·鲁特 -专利权人： NXP股份有限公司
申请日： 2011-08-12 - 公布日： 2012-03-14 - 主分类号： H01L29/06 文献下载
摘要：在具有深沟槽(20、34)边缘端接区(2)和中心区(4)之间形成隔离区(14)。隔离区包括从边缘栅极沟槽区(28)延伸至中心区(4)中的栅极沟槽(6)的栅极指状物(18)，以将边缘栅极沟槽区与中心区中的栅极沟槽(6)电连接。隔离区也包括从边缘端接区朝着中心区(4)延伸的隔离指状物(22、24)以及栅极指状物(18)之间的栅极，用于利用RESURF效应减小击穿电压。
边缘端接

1
共 12 条