“石桥邦昭”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果33个，建议您升级VIP下载更多相关专利

[发明专利]真空成膜方法及通过该方法得到的层叠体-CN201210130235.3有效
发明人：梨木智刚;菅原英男;野口知功;滨田明;伊藤喜久;石桥邦昭 -专利权人：日东电工株式会社
申请日： 2012-04-28 - 公布日： 2017-07-25 - 主分类号： C23C14/56 文献下载
摘要：本发明提供一种真空成膜方法及通过该方法得到的层叠体。通过该成膜方法，在卷对卷技术中能够进一步谋求提高作业效率或者进一步谋求改善其技术，该方法包括在从第一辊室朝向第二辊室的第一方向上从第一辊室抽出第一基体的阶段；对第一基体进行脱气的阶段；在第二成膜室将第二膜材料成膜在第一基体上的阶段；通过在第二辊室卷绕第一基体而生成第一基体的阶段；进而在从第二辊室朝向第一辊室的第二方向上进行用于生产第二基体的同样的动作。在此，在生成成膜有第二膜材料的第一基体时，从第一成膜室去除第一成膜室的第一阴极电极，而且在生成成膜有第一膜材料的第二基体时，从第二成膜室去除第二成膜室的第二阴极电极。
真空方法通过得到层叠

[发明专利]真空成膜方法和由该方法得到的层积体-CN201210132151.3有效
发明人：梨木智刚;坂田义昌;菅原英男;家仓健吉;滨田明;伊藤喜久;石桥邦昭 -专利权人：日东电工株式会社
申请日： 2012-04-28 - 公布日： 2017-07-25 - 主分类号： C23C14/56 文献下载
摘要：提供一种真空成膜方法和由该方法得到的层积体，在卷对卷技术中进一步谋求作业的高效化或者改善。是对长形基材进行连续真空成膜的方法，具备沿从第一辊室朝向第二辊室的第一方向将卷绕成卷筒状的长形基材从第一辊室抽出的阶段、将沿第一方向抽出的基材进行脱气的阶段、在第二成膜室将第二膜材料在被脱气的基材的面上进行成膜的阶段、将成膜有第二膜材料的基材在第二辊室进行卷绕的阶段、沿从第二辊室朝向第一辊室的第二方向将在第二辊室卷绕的基材从第二辊室抽出的阶段、在第一成膜室将第一膜材料在沿第二方向抽出的基材的面上进行成膜的阶段、将在第二膜材料上层积有第一膜材料的基材在第一辊室卷绕的阶段。
真空方法得到层积

[发明专利]导电性膜及导电性膜卷-CN201710150655.0在审
发明人：藤野望;鹰尾宽行;石桥邦昭 -专利权人：日东电工株式会社
申请日： 2013-01-04 - 公布日： 2017-05-10 - 主分类号： H01B5/14 文献下载
摘要：本发明涉及一种导电性膜及导电性膜卷。提供一种导电性膜，所述导电性膜在卷成卷状时邻接的膜没有压接而能够维持高品质。导电性膜(1)具备膜基材(2)，形成在该膜基材的一侧的透明导电体层(3)，形成在透明导电体层(3)的与膜基材(2)相反侧的铜层(4)，形成在膜基材(2)的另一侧的透明导电体层(5)，形成在透明导电体层(5)的与膜基材(2)相反侧的铜层(6)，形成在铜层(4)的与透明导电体层(3)相反侧、含有氧化亚铜的厚度为1nm～15nm的氧化被膜层(7)。
导电性

[发明专利]双面真空成膜方法及利用该方法获得的层积体-CN201210268890.5有效
发明人：梨木智刚;坂田义昌;菅原英男;家仓健吉;滨田明;伊藤喜久;石桥邦昭 -专利权人：日东电工株式会社
申请日： 2012-07-30 - 公布日： 2017-03-01 - 主分类号： C23C14/56 文献下载
摘要：本发明提供双面真空成膜方法及利用该方法获得的层积体，该成膜方法能够通过利用简单的装置结构适当地实施加热处理等，有效地制造在双面实施了真空成膜的层积体。卷成卷筒状的长基体的第一面作为被成膜面，沿从第一辊室朝向第二辊室的第一方向从第一辊室输出卷筒状的长基体，使沿第一方向输出的基体脱气，在第二成膜室在基体第一面将第二膜材料成膜，在第二辊室将使第二膜材料成膜的基体卷绕成卷筒状，沿从第二辊室朝第一辊室的第二方向从第二辊室输出，在第一成膜室在第二膜材料上将第一膜材料成膜，在第一辊室将在第二膜材料上层积第一膜材料的基体卷绕成卷筒状，将与第一辊室卷绕的基体的第一面相反侧的第二面作为被成膜面，重复上述全部处理。
双面真空方法利用获得层积

[发明专利]透明导电膜-CN201380069624.2在审
发明人：梨木智刚;拝师基希;野口知功;石桥邦昭 -专利权人：日东电工株式会社
申请日： 2013-10-08 - 公布日： 2015-09-09 - 主分类号： H01B5/14 文献下载
摘要：提供一种结晶性优异、可实现较小的表面电阻值的透明导电膜。透明导电膜(1)具有形成在薄膜基体材料(2)的两个表面上的透明导体层(3、4)。透明导体层(3)是从薄膜基体材料(2)的表面(2a)侧起依次层叠有铟锡氧化物层(5)、铟锡氧化物层(6)和铟锡氧化物层(7)而构成。透明导体层(4)是从薄膜基体材料(2)的表面(2b)侧起依次层叠有铟锡氧化物层(8)、铟锡氧化物层(9)和铟锡氧化物层(10)而构成。铟锡氧化物层(6)的氧化锡含量比铟锡氧化物层(5)的氧化锡含量和铟锡氧化物层(7)的氧化锡含量都高。铟锡氧化物层(9)的氧化锡含量比铟锡氧化物层(8)的氧化锡含量和铟锡氧化物层(10)的氧化锡含量都高。
透明导电

[发明专利]透明导电性薄膜-CN201310269101.4有效
发明人：梨木智刚;拝师基希;野口知功;石桥邦昭;梶原大辅 -专利权人：日东电工株式会社
申请日： 2012-09-27 - 公布日： 2013-10-09 - 主分类号： H01B5/14 文献下载
摘要：本发明涉及一种透明导电性薄膜，该透明导电性薄膜（10）具备薄膜基材（11）、和形成在薄膜基材（11）上的透明导体图案（12）、和埋设透明导体图案（12）的粘合剂层（13）。透明导体图案（12）具有在薄膜基材（11）上层叠有第一铟锡氧化物层（14）和第二铟锡氧化物层（15）的双层结构。第一铟锡氧化物层（14）的氧化锡含量比第二铟锡氧化物层（15）的氧化锡含量多。第一铟锡氧化物的晶体层（14）的厚度比第二铟锡氧化物的晶体层（15）的厚度薄。
透明导电性薄膜

[发明专利]透明导电性薄膜-CN201280006323.0有效
发明人：梨木智刚;野口知功;拝师基希;石桥邦昭 -专利权人：日东电工株式会社
申请日： 2012-10-01 - 公布日： 2013-10-02 - 主分类号： H01B5/14 文献下载
摘要：[课题]使用薄膜基材时，以以往的铟锡氧化物的3层膜的构成，铟锡氧化物不能结晶化、或结晶化非常耗费时间。[解决手段]本发明的透明导电性薄膜10具备：具有2个主面的薄膜基材11、和形成于薄膜基材11的一个主面的透明导电膜12。透明导电膜12为从薄膜基材11侧起依次层叠有第一铟锡氧化物层13、第二铟锡氧化物层14、第三铟锡氧化物层15的3层膜。第一铟锡氧化物层13的氧化锡含量比第二铟锡氧化物层14的氧化锡含量少。第三铟锡氧化物层15的氧化锡含量比第二铟锡氧化物层14的氧化锡含量少。
透明导电性薄膜

[实用新型]导电性膜及导电性膜卷-CN201320001397.7有效
发明人：藤野望;鹰尾宽行;石桥邦昭 -专利权人：日东电工株式会社
申请日： 2013-01-04 - 公布日： 2013-09-25 - 主分类号： H01B5/14 文献下载
摘要：本实用新型涉及一种导电性膜及导电性膜卷。提供一种导电性膜，所述导电性膜在卷成卷状时邻接的膜没有压接而能够维持高品质。导电性膜（1）具备膜基材（2），形成在该膜基材的一侧的第1透明导电体层（3），形成在第1透明导电体层（3）的与膜基材（2）相反侧的第1铜层（4），形成在膜基材（2）的另一侧的第2透明导电体层（5），形成在第2透明导电体层（5）的与膜基材（2）相反侧的第2铜层（6），形成在第1铜层（4）的与第1透明导电体层（3）相反侧、厚度为1nm～15nm的第1氧化被膜层（7），第1氧化被膜层（7）实质上仅由氧化亚铜构成。导电性膜卷是将所述的导电性膜（1）卷成卷状而构成的。
导电性

[发明专利]导电性膜卷的制造方法-CN201310073333.2有效
发明人：藤野望;鹰尾宽行;石桥邦昭 -专利权人：日东电工株式会社
申请日： 2013-03-07 - 公布日： 2013-09-18 - 主分类号： H01B13/00 文献下载
摘要：本发明提供一种导电性膜卷的制造方法，邻接的膜彼此不压接而能够维持高品质。本发明的制造方法边使长条状的膜基材接触第1成膜辊边进行搬运，在膜基材的不接触该第1成膜辊的第1面侧通过溅射法顺次层叠第1透明导电体层、第1金属层和氧化金属被膜层，形成第1层叠体。然后，将形成了第1层叠体的膜基材不卷成卷状而供给到第2成膜辊，边使第1层叠体的上述氧化金属被膜层接触第2成膜辊边进行搬运，在该膜基材的没有形成上述第1层叠体的第2面侧通过溅射法顺次层叠第2透明导电体层和第2金属层，形成第2层叠体。然后将形成了第1以及第2层叠体的膜基材卷成卷状。
导电性制造方法

[发明专利]导电性膜卷的制造方法-CN201310048931.4有效
发明人：藤野望;鹰尾宽行;石桥邦昭 -专利权人：日东电工株式会社
申请日： 2013-02-06 - 公布日： 2013-08-14 - 主分类号： H01B13/00 文献下载
摘要：本发明提供一种导电性膜卷的制造方法，邻接的膜彼此不压接而能够维持高品质。本发明的制造方法包含：第1工序，边将膜基材的初始卷开卷，边通过溅射法在膜基材的一侧顺次层叠第1透明导电体层和第1铜层，将得到的第1层叠体卷成卷状，制成第1卷；第2工序，将该第1卷在大气中存放30小时以上，在第1铜层的表面形成含有氧化亚铜的氧化被膜层；第3工序，边将第1卷开卷，边在膜基材的另一侧通过溅射法顺次层叠第2透明导电体层和第2铜层，将得到的第2层叠体卷成卷状，制成第2卷。
导电性制造方法

[发明专利]导电性薄膜卷的制造方法-CN201310027763.0有效
发明人：藤野望;鹰尾宽行;石桥邦昭 -专利权人：日东电工株式会社
申请日： 2013-01-24 - 公布日： 2013-07-31 - 主分类号： H01B13/00 文献下载
摘要：本发明提供一种导电性薄膜卷的制造方法，为了解决具备薄膜基材、透明导体层、金属层的导电性薄膜的导电性薄膜卷的邻接金属层之间压接的问题，提出了如下方法，其包含工序A、工序B、工序C；工序A中，边退卷薄膜基材的第一卷，边在薄膜基材的一个表面层叠第一透明导体层、第一金属层，得到第一层叠体；工序B中，边退卷第二卷边在空气中输送第一层叠体，在第一金属层的表面形成氧化覆膜层并得到第二层叠体；工序C中，边退卷第三卷，边在薄膜基材的另一表面层叠第二透明导体层、第二金属层，制造第三层叠体并得到第四卷。由于氧化覆膜层的作用效果不会发生压接。
导电性薄膜制造方法

[实用新型]透明导电性薄膜-CN201220535314.8有效
发明人：山崎润枝;梨木智刚;石桥邦昭 -专利权人：日东电工株式会社
申请日： 2012-10-18 - 公布日： 2013-07-24 - 主分类号： H01B5/14 文献下载
摘要：本实用新型提供一种透明导电性薄膜。透明导电性薄膜(10)具有透明粘接层(11)、层叠于透明粘接层(11)的一个面的第一聚环烯烃薄膜(12)、层叠于透明粘接层(11)的另一个面的第二聚环烯烃薄膜(13)、形成于第一聚环烯烃薄膜(12)上的第一透明电极图案(14)、和形成于第二聚环烯烃薄膜(13)上的第二透明电极图案(15)。无论从哪个方向观察本实用新型的透明导电性薄膜(10)都几乎不产生颜色不均匀。
透明导电性薄膜

[发明专利]导电性膜及导电性膜卷-CN201310000667.7在审
发明人：藤野望;鹰尾宽行;石桥邦昭 -专利权人：日东电工株式会社
申请日： 2013-01-04 - 公布日： 2013-07-10 - 主分类号： H01B5/14 文献下载
摘要：本发明涉及一种导电性膜及导电性膜卷。提供一种导电性膜，所述导电性膜在卷成卷状时邻接的膜没有压接而能够维持高品质。导电性膜（1）具备膜基材（2），形成在该膜基材的一侧的透明导电体层（3），形成在透明导电体层（3）的与膜基材（2）相反侧的铜层（4），形成在膜基材（2）的另一侧的透明导电体层（5），形成在透明导电体层（5）的与膜基材（2）相反侧的铜层（6），形成在铜层（4）的与透明导电体层（3）相反侧、含有氧化亚铜的厚度为1nm～15nm的氧化被膜层（7）。
导电性

[发明专利]导电性薄膜和导电性薄膜卷-CN201210541208.5有效
发明人：藤野望;鹰尾宽行;石桥邦昭 -专利权人：日东电工株式会社
申请日： 2012-12-13 - 公布日： 2013-06-26 - 主分类号： H01B5/14 文献下载
摘要：本发明提供导电性薄膜和导电性薄膜卷。已知具备薄膜基材、形成于其两面上的透明导电体层、和形成于透明导电体层的表面上的金属层的导电性薄膜。卷取这种导电性薄膜形成导电性薄膜卷时，存在邻接的导电性薄膜的金属层之间相互压接的问题。本发明的导电性薄膜（10）具有薄膜基材（11）、层叠于薄膜基材（11）的一个面上的第一透明导电体层（12）、第一金属层（13）、氮化覆膜层（14）、层叠于薄膜基材（11）的另一个面上的第二透明导电体层（15）、第二金属层（16）。氮化覆膜层（14）防止邻接的导电性薄膜（10）的压接。
导电性薄膜

[发明专利]膜传感器-CN201210424863.2有效
发明人： 石桥邦昭;杉野晶子;千叶刚;藤田昌邦;山冈尚志 -专利权人：日东电工株式会社
申请日： 2012-10-30 - 公布日： 2013-05-22 - 主分类号： G06F3/044 文献下载
摘要：本发明提供一种膜传感器，其在可视性优良的同时，能够防止误动作的发生，此外还能够通过发挥优良的防静电性而长期地防止显示缺陷。膜传感器（1）顺序包含偏光膜（2）、防静电层（3）与静电电容式传感器（4）。静电电容式传感器具有透明膜（5）、在该透明膜的一侧形成的透明电极图案（6）与以埋设该透明电极图案的方式形成在透明膜（5）一侧的粘合层（7）。防静电层（3）被配置在偏光膜（2）与透明膜（5）之间，并且附着于透明膜（5）。此防静电层（3）的表面电阻值是1.0×109~1.0×1011Ω/□。
传感器

1
2
3
下一页»
尾页
共 33 条